入門FPGA數(shù)字電路設計的奇妙之旅

定　價：￥79.00

作　者：	陳強，翟夢圓，曹振東
出版社：	清華大學出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

當當網(wǎng) (￥62.40)

ISBN：	9787302692959	出版時間：	2025-05-01	包裝：	平裝-膠訂
開本：	16開	頁數(shù)：		字數(shù)：

內(nèi)容簡介

　　本書分十大章節(jié)，分別是數(shù)字邏輯基礎、邏輯門電路、verilog HDL和FPGA、組合邏輯及電路實現(xiàn)、時序邏輯及電路實現(xiàn)、脈沖發(fā)生電路、有限狀態(tài)機、存儲器、ADC和DAC、綜合實例。在精煉數(shù)字電路知識點的同時，加入了大量案例，包括74系列芯片和FPGA的應用電路。同時對硬件描述語言和FPGA做了介紹，并輔以大量案例，以幫助讀者掌握數(shù)字系統(tǒng)設計技能?；A理論加習題練習是大部分傳統(tǒng)數(shù)電書籍的基本結構，本書沒有使用大量篇幅去介紹數(shù)字電路基礎理論，而是將知識點精煉之后通過大量應用案例使讀者學以致用，從實踐角度理解數(shù)字邏輯的原理，同時增加了硬件描述語言、FPGA以及EDA工具的使用內(nèi)容，并輔以大量設計案例和設計技巧，使讀者了解行業(yè)內(nèi)主流的數(shù)字電路設計技能，因此實踐性強是本書最大的特色。

作者簡介

　　陳強，控制工程碩士，畢業(yè)于青島科技大學，資深硬件工程師，開源硬件愛好者。有多年數(shù)字電路、電工電子技術等課程授課經(jīng)驗，同時在嵌入式軟硬件開發(fā)、FPGA與數(shù)字系統(tǒng)設計、嵌入式AI與邊緣計算等領域有豐富的工程經(jīng)驗。作品《PCB設計流程、規(guī)范和技巧-用kicad設計DDS信號發(fā)生器》

圖書目錄

目錄
第1章數(shù)字邏輯基礎知識
1.1數(shù)字邏輯的信息表征
1.1.1數(shù)字信號與數(shù)字系統(tǒng)
1.1.2數(shù)制與碼制
1.1.3數(shù)字信息的存儲
1.2數(shù)字邏輯的表示
1.2.1邏輯運算及邏輯表達方式
1.2.2不同邏輯表達方式之間的轉(zhuǎn)換
1.3邏輯代數(shù)的定律和規(guī)則
1.3.1邏輯代數(shù)的基本定律
1.3.2邏輯代數(shù)的基本規(guī)則
1.4邏輯函數(shù)的表達形式與邏輯化簡
1.4.1最小項表達式
1.4.2公式法邏輯化簡
1.4.3卡諾圖法邏輯化簡
第2章Verilog HDL描述邏輯電路
2.1Verilog HDL基礎
2.1.1Verilog HDL的設計風格
2.1.2Verilog HDL的基本語法
2.2Verilog HDL的邏輯電路描述方法
2.2.1門級建模及門級原語
2.2.2數(shù)據(jù)流建模及連續(xù)賦值語句
2.2.3行為級建模及過程賦值語句
第3章FPGA開發(fā)流程
3.1FPGA的概念
3.1.1FPGA是什么
3.1.2FPGA的特點
3.1.3FPGA的內(nèi)部結構
3.1.4FPGA是如何工作的
3.2FPGA的開發(fā)流程與工具
3.2.1FPGA的開發(fā)流程
3.2.2FPGA開發(fā)工具
3.3FPGA開發(fā)流程示例
3.3.1Lattice Diamond開發(fā)FPGA實例(以STEP MXO2
開發(fā)板為例)
3.3.2Intel Quartus Prime開發(fā)FPGA實例(以STEP MAX10
開發(fā)板為例)
3.3.3小腳丫FPGA(STEP FPGA)線上開發(fā)平臺
第4章FPGA組合邏輯電路設計
4.1三人表決器
4.1.1組合邏輯電路的設計方法
4.1.2實驗任務
4.1.3實驗原理
4.1.4電路搭建及驗證
4.1.5Verilog描述及FPGA實現(xiàn)
4.1.6實驗總結
4.2實現(xiàn)加法器
4.2.1實驗任務
4.2.2實驗原理
4.2.3代碼設計
4.2.4FPGA實驗
4.3實現(xiàn)24譯碼器
4.3.1實驗任務
4.3.2實驗原理
4.3.3代碼設計
4.3.4FPGA實驗
4.3.5課后練習
4.4實現(xiàn)38譯碼器
4.4.1實驗任務
4.4.2實驗原理
4.4.3代碼設計
4.4.4FPGA實驗
4.4.5拓展任務
4.5控制7段數(shù)碼管
4.5.1實驗任務
4.5.2實驗原理
4.5.3代碼設計
4.5.4FPGA實驗
4.5.5拓展任務
第5章FPGA時序邏輯電路設計
5.1時序邏輯電路的描述方法
5.1.1時序邏輯與Verilog HDL描述
5.1.2阻塞賦值和非阻塞賦值
5.2實現(xiàn)RS觸發(fā)器
5.2.1實驗任務
5.2.2實驗原理
5.2.3FPGA實驗
5.3實現(xiàn)D觸發(fā)器
5.3.1實驗任務
5.3.2實驗原理
5.3.3FPGA實驗
5.4實現(xiàn)JK觸發(fā)器
5.4.1實驗任務
5.4.2實驗原理
5.4.3FPGA實驗
5.5生成計數(shù)器
5.5.1實驗任務
5.5.2實驗原理
5.5.3FPGA實驗
5.6任意整數(shù)分頻電路
5.6.1實驗任務
5.6.2實驗原理
5.6.3代碼設計
5.6.4FPGA實驗
5.7機械按鍵的消抖
5.7.1實驗任務
5.7.2實驗原理
5.7.3代碼設計
5.7.4FPGA實驗
第6章狀態(tài)機邏輯電路設計
6.1有限狀態(tài)機
6.1.1狀態(tài)機的概念
6.1.2狀態(tài)編碼
6.1.3狀態(tài)機的結構
6.1.4狀態(tài)機的Verilog實現(xiàn)
6.2利用狀態(tài)機實現(xiàn)流水燈
6.2.1實驗任務
6.2.2實驗原理
6.2.3代碼設計
6.2.4FPGA實驗
6.3簡易交通信號燈設計
6.3.1實驗任務
6.3.2實驗原理
6.3.3代碼設計
6.3.4FPGA實驗
第7章模數(shù)轉(zhuǎn)換項目
7.1模數(shù)轉(zhuǎn)換器與數(shù)模轉(zhuǎn)換器
7.1.1模數(shù)轉(zhuǎn)換器
7.1.2數(shù)模轉(zhuǎn)換器
7.1.3選擇ADC和DAC芯片
7.2FPGA驅(qū)動ADC(I2C接口)實例
7.2.1ADC芯片PCF8591
7.2.2PCF8591的I2C通信
7.2.3PCF8591的數(shù)據(jù)傳輸
7.2.4硬件實現(xiàn)
7.3FPGA驅(qū)動DAC(SPI接口)實例
7.3.1DAC芯片DAC081S101
7.3.2DAC081S101的串行通信
7.3.3DAC081S101的數(shù)據(jù)傳輸
7.3.4硬件實現(xiàn)
7.4通過高速比較器和FPGA邏輯實現(xiàn)Sigma Delta ADC
7.4.1Sigma Delta ADC實現(xiàn)原理
7.4.2簡易Sigma Delta ADC方案
7.4.3FPGA內(nèi)部模塊實現(xiàn)
第8章綜合項目
8.1十字路口交通信號燈控制系統(tǒng)
8.1.1項目背景
8.1.2車輛和行人檢測
8.1.3路燈控制
8.1.4交通信號燈控制系統(tǒng)的狀態(tài)機
8.1.5其他功能
8.1.6項目總結
8.2電梯控制系統(tǒng)
8.2.1項目概述
8.2.2總體方案
8.2.3開關防抖設計
8.2.4超聲波傳感器位置檢測
8.2.5二進制轉(zhuǎn)BCD碼
8.2.6控制電機旋轉(zhuǎn)
8.2.7設計狀態(tài)機
8.2.8最終實施
8.2.9項目總結
8.3自制數(shù)字密碼鎖儲物柜
8.3.1硬件總體結構設計
8.3.2矩陣鍵盤輸入模塊
8.3.3密碼驗證模塊
8.3.4舵機控制模塊
8.3.5驅(qū)動模塊
8.3.6系統(tǒng)設計與實現(xiàn)
8.4簡易電子琴
8.4.1項目概述
8.4.2簡易電子琴硬件設計
8.4.3直接數(shù)字合成技術
8.4.4用DDS產(chǎn)生正弦波
8.4.5Top模塊設計
8.4.6項目總結
8.5更復雜的電子鋼琴
8.5.1項目概述
8.5.2字符串函數(shù)
8.5.3Deltasigma調(diào)制
8.5.4使用除法調(diào)整幅度
8.5.5諧波生成
8.5.6頂層數(shù)字系統(tǒng)設計
8.5.7項目總結
8.6串行通信
8.6.1項目概述
8.6.2并行與串行通信
8.6.3實現(xiàn)一個UART發(fā)送器
8.6.4旋轉(zhuǎn)編碼器
8.6.5UART通信機制
8.6.6將編碼器數(shù)據(jù)發(fā)送給計算機
8.6.7項目總結