電路電子實(shí)驗(yàn)

前言
預(yù)備知識(shí)：實(shí)驗(yàn)須知
第1章 常用電工儀表的介紹
1.1 電工儀表及電工測(cè)量概述
1.1.1 電工儀表的分類
1.1.2 測(cè)量誤差和不確定性
1.2 指針式電工儀表的基本原理
1.2.1 磁電系儀表
1.2.2 電磁系儀表
1.2.3 電動(dòng)系儀表
1.2.4 指針式電工儀表的符號(hào)標(biāo)志
1.3 實(shí)驗(yàn)中常用指針式電工儀表的介紹
1.3.1 C31型直流電表
1.3.2 T21型交流電表
1.3.3 D26型功率表
1.4 實(shí)驗(yàn)中常用數(shù)字式電工儀表的介紹
1.4.1 VC890D型數(shù)字萬(wàn)用表
1.4.2 KLH2208型電能表校驗(yàn)表
1.4.3 YB5140DM型多功能數(shù)顯交流表
第2章 常用電工測(cè)量方法
2.1 二端元件伏安關(guān)系的測(cè)量
2.1.1 電路元件的伏安特性
2.1.2 電路元件伏安關(guān)系特性曲線的測(cè)量方法
2.2 線性含源二端網(wǎng)絡(luò)等效參數(shù)的測(cè)量
2.2.1 戴維南定理
2.2.2 開路電壓U。c的測(cè)量方法
2.2.3 等效電阻Rao的測(cè)量方法
2.3 無(wú)源交流等效參數(shù)的測(cè)量
2.3.1 交流電橋法
2.3.2 伏安法
2.3.3 三表法
2.3.4 三壓法
2.4 三相電路的測(cè)量
2.4.1 三相電源相序的測(cè)定
2.4.2 三相電路有功功率的測(cè)量
2.4.3 對(duì)稱三相電路無(wú)功功率的測(cè)量
第3章 電路實(shí)驗(yàn)
3.1 疊加定理的驗(yàn)證
3.2 電路元件伏安特性的測(cè)定
3.3 含源二端網(wǎng)絡(luò)直流等效參數(shù)的測(cè)定
3.4 正弦電路交流參數(shù)的測(cè)定
3.5 三相電路負(fù)載的連接及測(cè)量
第4章 數(shù)字電路實(shí)驗(yàn)的基礎(chǔ)知識(shí)
4.1 數(shù)字集成電路的使用規(guī)則
4.1.1 TTL電路的使用規(guī)則
4.1.2 CMOS電路的使用規(guī)則
4.1.3 集成電路的封裝結(jié)構(gòu)和引出端的排列次序
4.2 其他元器件的介紹和使用
4.2.1 電阻
4.2.2 電容
4.2.3 普通二極管
4.2.4 發(fā)光二極管
4.2.5 LED數(shù)碼管
4.2.6 開關(guān)
4.3 數(shù)字電路實(shí)驗(yàn)常用的輸出顯示電路
4.3.1 邏輯電平指示電路
4.3.2 數(shù)碼管顯示電路
4.3.3 蜂鳴器指示電路
4.4 數(shù)字電路實(shí)驗(yàn)常用的信號(hào)產(chǎn)生電路
4.4.1 邏輯電平信號(hào)
4.4.2 單次脈沖信號(hào)
4.4.3 連續(xù)脈沖信號(hào)
4.5 數(shù)字電路實(shí)驗(yàn)常用的電平轉(zhuǎn)換電路
4.5.1 非TTL電平轉(zhuǎn)換為TTL電平
4.5.2 TTL電平轉(zhuǎn)換為非TTL電平
第5章 數(shù)字電路實(shí)驗(yàn)常用儀器的介紹
5.1 MDCL-Ⅱ型數(shù)字電路實(shí)驗(yàn)箱
5.1.1 實(shí)驗(yàn)箱面板
5.1.2 FPGA核心板
5.1.3 USB-Blaster 下載器
5.2 面包板的介紹和使用
5.2.1 面包板的結(jié)構(gòu)和布線
5.2.2 用面包板實(shí)現(xiàn)數(shù)字電路的舉例
第6章 傳統(tǒng)數(shù)字電路技術(shù)實(shí)驗(yàn)
6.1 門電路的組成練習(xí)
6.2 組合電路的設(shè)計(jì)
6.3 觸發(fā)器和時(shí)序電路的設(shè)計(jì)
6.4 計(jì)數(shù)器的設(shè)計(jì)
6.55 55時(shí)基電路的應(yīng)用
第7章 可編程邏輯器件簡(jiǎn)介
7.1 Cyclone Ⅱ系列FPGA簡(jiǎn)介
7.1.1 Cyclone Ⅱ系列FPGA的整體特性
7.1.2 Cyclone Ⅱ系列芯片比較
7.2 Cyclone Ⅱ系列FPGA的內(nèi)部結(jié)構(gòu)
7.2.1 內(nèi)部結(jié)構(gòu)簡(jiǎn)述
7.2.2 基本邏輯單元
7.2.3 邏輯陣列模塊
7.2.4 I/0單元模塊
7.2.5 存儲(chǔ)器單元
7.2.6 嵌入式乘法器模塊
7.2.7 嵌入式軟核處理器
7.3 Cyclone Ⅱ系列器件的配置
7.3.1 AS(主動(dòng)串行)模式
7.3.2 PS(被動(dòng)串行)模式
7.3.3 JTAG模式
第8章 Quartus Ⅱ開發(fā)軟件的使用
8.1 Quartus Ⅱ的安裝
8.1.1 Quartus Ⅱ的版本
8.1.2 Quartus Ⅱ9.1軟件安裝
8.1.3 Quartus Ⅱ9.1軟件許可證設(shè)置
8.2 Quartus Ⅱ9.1的使用
8.2.1 Quartus Ⅱ9.1的功能特點(diǎn)
8.2.2 Quartus Ⅱ9.1的用戶界面
8.2.3 Quartus Ⅱ9.1的使用步驟
8.3 Quartus Ⅱ9.1的使用舉例
8.4 Quartus Ⅱ?qū)嶒?yàn)中的常見錯(cuò)誤和警告
8.4.1 編譯過(guò)程中的常見錯(cuò)誤和警告
8.4.2 仿真過(guò)程中的常見錯(cuò)誤和警告
8.4.3 下載過(guò)程中的常見錯(cuò)誤和警告
8.4.4 軟件界面中的常見問(wèn)題
第9章 PLD實(shí)驗(yàn)
9.1 PLD的編程介紹及練習(xí)
9.2 PLD的時(shí)序電路設(shè)計(jì)
9.3 PLD的串行加法器
9.4 PLD的計(jì)數(shù)器
附錄A 部分TTL集成電路的引腳排列圖和功能表
附錄B 其他電子元件的引腳排列圖和功能表
參考文獻(xiàn)