數(shù)字系統(tǒng)設(shè)計與Verilog HDL（Vivado版）

第1章 EDA技術(shù)概述
1．1 EDA技術(shù)及其發(fā)展
1．2 Top-down設(shè)計與IP核復用
1．2．1 Top-down設(shè)計
1．2．2 Bottom-up設(shè)計
1．2．3 IP復用技術(shù)與SoC
1．3 數(shù)字設(shè)計的流程
1．3．1 設(shè)計輸入
1．3．2 綜合
1．3．3 布局布線
1．3．4 仿真
1．3．5 編程配置
1．4 常用的EDA工具軟件
1．5 EDA技術(shù)的發(fā)展趨勢
習題1
第2章 FPGA/CPLD器件
2．1 PLD器件概述
2．1．1 PLD器件的發(fā)展歷程
2．1．2 PLD器件的分類
2．2 PLD的基本原理與結(jié)構(gòu)
2．2．1 PLD器件的基本結(jié)構(gòu)
2．2．2 PLD電路的表示方法
2．3 低密度PLD的原理與結(jié)構(gòu)
2．4 CPLD的原理與結(jié)構(gòu)
2．4．1 宏單元結(jié)構(gòu)
2．4．2 CPLD的結(jié)構(gòu)
2．5 FPGA的原理與結(jié)構(gòu)
2．5．1 查找表結(jié)構(gòu)
2．5．2 FPGA的結(jié)構(gòu)
2．6 FPGA/CPLD的編程元件
2．7 邊界掃描測試技術(shù)
2．8 FPGA/CPLD的編程與配置
2．8．1 在可編程
2．8．2 Artix-7器件的配置
2．9 Xilinx的FPGA器件
2．10 FPGA/CPLD的發(fā)展趨勢
習題2
第3章 Vivado使用指南
3．1 Vivado流水燈設(shè)計
3．1．1 流水燈設(shè)計輸入
3．1．2 行為仿真
3．1．3 綜合與引腳的約束
3．1．4 生成比特流文件并下載
3．1．5 將配置數(shù)據(jù)燒寫至Flash中
3．2 IP核的創(chuàng)建和封裝
3．3 基于IP集成的計數(shù)器設(shè)計
3．4 Vivado的綜合策略與優(yōu)化設(shè)置
習題3
第4章 Verilog設(shè)計初步
4．1 Verilog的歷史
4．2 Verilog模塊的結(jié)構(gòu)
4．3 Verilog基本組合電路設(shè)計
4．3．1 用Verilog設(shè)計表決電路
4．3．2 用Verilog設(shè)計加法器
4．4 Verilog基本時序電路設(shè)計
4．4．1 用Verilog設(shè)計觸發(fā)器
4．4．2 用Verilog設(shè)計計數(shù)器
習題4
第5章 Verilog語言要素
5．1 概述
5．2 常量
5．2．1 整數(shù)（Integer）
5．2．2 實數(shù)（Real）
5．2．3 字符串（String）
5．3 數(shù)據(jù)類型
5．3．1 net型
5．3．2 variable型
5．4 參數(shù)
5．4．1 參數(shù)parameter
5．4．2 Verilog-2001中的參數(shù)聲明
5．4．3 參數(shù)的傳遞
5．4．4 localparam
5．5 向量
5．6 運算符
習題5
第6章 Verilog語句語法
6．1 過程語句
6．1．1 always過程語句
6．1．2 initial過程語句
6．2 塊語句
6．2．1 串行塊begin-end
6．2．2 并行塊fork-join
6．3 賦值語句
6．3．1 持續(xù)賦值與過程賦值
6．3．2 阻塞賦值與非阻塞賦值
6．4 條件語句
6．4．1 if-else語句
6．4．2 case語句
6．5 循環(huán)語句
6．5．1 for語句
6．5．2 repeat、while、forever語句
6．6 編譯指示語句
6．7 任務與函數(shù)
6．7．1 任務（task）
6．7．2 函數(shù)（function）
6．8 順序執(zhí)行與并發(fā)執(zhí)行
6．9 Verilog-2001語言標準
6．9．1 Verilog-2001改進和增強的語法結(jié)構(gòu)
6．9．2 屬性及PLI接口
習題6
第7章 Verilog設(shè)計的層次與風格
7．1 Verilog設(shè)計的層次
7．2 門級結(jié)構(gòu)描述
7．2．1 Verilog門元件
7．2．2 門級結(jié)構(gòu)描述
7．3 行為描述
7．4 數(shù)據(jù)流描述
7．5 不同描述風格的設(shè)計
7．5．1 半加器設(shè)計
7．5．2 1位全加器設(shè)計
7．5．3 加法器的級聯(lián)
7．6 多層次結(jié)構(gòu)電路的設(shè)計
7．6．1 模塊例化
7．6．2 用parameter進行參數(shù)傳遞
7．6．3 用defparam進行參數(shù)重載
7．7 基本組合電路設(shè)計
7．8 基本時序電路設(shè)計
7．9 三態(tài)邏輯設(shè)計
習題7
第8章 Verilog有限狀態(tài)機設(shè)計
8．1 有限狀態(tài)機
8．2 有限狀態(tài)機的Verilog描述
8．2．1 用三個always塊描述
8．2．2 用兩個過程描述
8．2．3 單過程描述方式
8．3 狀態(tài)編碼
8．3．1 常用的編碼方式
8．3．2 狀態(tài)編碼的定義
8．4 有限狀態(tài)機設(shè)計要點
8．4．1 復位和起始狀態(tài)的選擇
8．4．2 多余狀態(tài)的處理
8．5 有限狀態(tài)機應用實例
8．5．1 用有限狀態(tài)機控制彩燈
8．5．2 用有限狀態(tài)機控制A/D采樣
習題8
第9章 Verilog驅(qū)動常用I/O外設(shè)
9．1 4×4矩陣鍵盤
9．2 數(shù)碼管
9．3 標準PS/2鍵盤
9．4 字符液晶
9．5 漢字圖形點陣液晶
9．6 VGA顯示器
9．6．1 VGA顯示原理與時序
9．6．2 VGA彩條信號發(fā)生器
9．6．3 VGA圖像顯示與控制
9．7 樂曲演奏電路
習題9
第10章 Verilog設(shè)計進階
10．1 設(shè)計的可綜合性
10．2 流水線設(shè)計技術(shù)
10．3 資源共享
10．4 阻塞賦值與非阻塞賦值
10．5 加法器設(shè)計
10．5．1 行波進位加法器
10．5．2 超前進位加法器
10．5．3 流水線加法器
10．6 乘法器設(shè)計
10．6．1 并行乘法器
10．6．2 布斯乘法器
10．6．3 查找表乘法器
10．7 奇數(shù)分頻與小數(shù)分頻
10．7．1 奇數(shù)分頻
10．7．2 半整數(shù)分頻
10．7．3 小數(shù)分頻
習題10
第11章 Verilog Test Bench仿真
11．1 任務與函數(shù)
11．2 用戶自定義元件
11．2．1 組合電路UDP元件
11．2．2 時序邏輯UDP元件
11．3 延時模型的表示
11．3．1 時間標尺定義`timescale
11．3．2 延時的表示與延時說明塊
11．4 Test Bench測試平臺
11．5 組合和時序電路的仿真
11．5．1 組合電路的仿真
11．5．2 時序電路的仿真
11．6 ModelSim SE仿真實例
11．6．1 圖形界面進行功能仿真
11．6．2 命令行方式進行功能仿真
11．6．3 時序仿真
習題11
第12章 Verilog設(shè)計實例
12．1 脈寬調(diào)制與步進電機驅(qū)動
12．1．1 PWM信號
12．1．2 用PWM驅(qū)動蜂鳴器
12．1．3 用PWM驅(qū)動步進電機
12．2 超聲波測距
12．3 整數(shù)開方運算
12．4 頻率測量
12．5 Cordic算法及其實現(xiàn)
12．5．1 Cordic算法原理
12．5．2 Cordic算法的實現(xiàn)
12．6 用XADC實現(xiàn)模數(shù)轉(zhuǎn)換
12．6．1 7系列FPG內(nèi)集成ADC概述
12．6．2 XADC的使用
習題12
附錄A EGO1開發(fā)板
附錄B Verilog HDL（IEEE Std 1364-1995）關(guān)鍵字
附錄C Verilog HDL（IEEE Std 1364-2001）關(guān)鍵字
參考文獻