電工電子技術(shù)與EDA基礎(chǔ)（下 第2版）

目錄
第1章半導(dǎo)體器件

1.1PN結(jié)與半導(dǎo)體二極管

1.1.1半導(dǎo)體的基本知識

1.1.2PN結(jié)的形成與單向?qū)щ娦?

1.1.3半導(dǎo)體二極管

1.1.4二極管的SPICE模型

1.1.5含二極管電路的分析

1.1.6二極管的應(yīng)用

1.2特殊二極管

1.2.1穩(wěn)壓二極管

1.2.2光電二極管

1.2.3光電池

1.2.4發(fā)光二極管

1.3半導(dǎo)體三極管

1.3.1半導(dǎo)體三極管的電流控制作用

1.3.2半導(dǎo)體三極管的特性曲線

1.3.3半導(dǎo)體三極管的主要參數(shù)

1.3.4半導(dǎo)體三極管的電路模型

1.3.5半導(dǎo)體三極管的SPICE模型

1.4場效應(yīng)晶體管

1.4.1結(jié)型場效應(yīng)管

1.4.2絕緣柵型場效應(yīng)管

1.4.3場效應(yīng)管的等效電路

1.5SPICE仿真舉例

本章小結(jié)

習(xí)題

第2章基本放大電路

2.1放大電路的主要性能指標(biāo)

2.2共射極電壓放大電路

2.2.1共射放大電路的組成與工作原理

2.2.2放大電路的分析方法

2.2.3靜態(tài)工作點穩(wěn)定的放大電路

2.3射極跟隨器

2.4場效應(yīng)管放大電路

2.5多級阻容耦合放大電路

2.5.1阻容耦合多級放大電路的分析

*2.5.2阻容耦合放大電路的頻率特性

2.6放大電路的仿真舉例

本章小結(jié)

習(xí)題








第3章差分放大、功率放大和集成運算放大電路

3.1差分放大電路

3.1.1直接耦合電路的特殊問題

3.1.2基本差分放大電路

3.1.3雙電源長尾式差動放大電路

3.1.4恒流源式差分放大電路

3.1.5差分放大電路的輸入方式和輸出方式

3.2功率放大電路

3.2.1功率放大電路的主要技術(shù)指標(biāo)和電路特點

3.2.2互補(bǔ)對稱式功率放大電路

3.2.3功率管的選擇

*3.2.4變壓器耦合式功率放大電路簡介

3.2.5集成功率放大器簡介

3.3集成運算放大器

3.3.1集成運算放大器的電路結(jié)構(gòu)和性能特點

3.3.2集成運算放大器的主要參數(shù)

本章小結(jié)

習(xí)題

第4章放大電路中的負(fù)反饋

4.1反饋的概念及其表示方法

4.1.1反饋支路

4.1.2負(fù)反饋的框圖表示

4.2反饋的分類及其判斷方法

4.2.1直流反饋與交流反饋

4.2.2反饋極性的判斷

4.2.3電壓反饋和電流反饋

4.2.4串聯(lián)反饋和并聯(lián)反饋

4.2.5交流負(fù)反饋的組態(tài)

4.3閉環(huán)電壓放大倍數(shù)的計算

4.3.1深度負(fù)反饋放大電路閉環(huán)電壓放大倍數(shù)的估算

*4.3.2負(fù)反饋放大電路閉環(huán)電壓放大倍數(shù)的計算

4.4負(fù)反饋對放大電路的影響

本章小結(jié)

習(xí)題

第5章集成運算放大器的應(yīng)用

5.1集成運算放大器的特點

5.2集成運放構(gòu)成的線性處理器

5.2.1單運放構(gòu)成的信號運算電路

5.2.2多運放構(gòu)成的線性電路

5.2.3有源濾波電路

5.2.4運放線性電路的實際應(yīng)用舉例

5.2.5運放的失調(diào)參數(shù)對放大電路的影響

5.3由集成運放構(gòu)成的非線性處理器

5.3.1限幅器

5.3.2電壓比較器

5.4波形發(fā)生電路

5.4.1方波發(fā)生電路

5.4.2三角波發(fā)生電路

5.4.3正弦波發(fā)生電路

5.4.4應(yīng)用舉例

5.5單電源運放的應(yīng)用

5.5.1運放單電源供電與雙電源供電的區(qū)別

5.5.2單電源運放交流放大電路

5.5.3單電源運放直流放大電路

5.5.4單電源運放波形產(chǎn)生電路

5.6運算放大器電路的仿真分析舉例

5.6.1運算放大器的SPICE建模

5.6.2運算放大器電路的仿真分析舉例

本章小結(jié)

習(xí)題

第6章電源

6.1直流穩(wěn)壓電源

6.1.1整流和濾波電路

6.1.2直流穩(wěn)壓電路的工作原理

6.1.3集成穩(wěn)壓器件

6.1.4直流穩(wěn)壓電源的指標(biāo)參數(shù)

6.2晶閘管及其應(yīng)用

6.2.1晶閘管

6.2.2晶閘管可控整流電路

6.2.3晶閘管交流調(diào)壓與交流調(diào)功電路

6.3DC/DC變換器與變頻電源

6.3.1DC/DC變換器

6.3.2變頻電源

6.4電源電路的仿真

本章小結(jié)

習(xí)題

第7章數(shù)字電路基礎(chǔ)知識

7.1概述

7.2數(shù)制和二進(jìn)制碼

7.2.1數(shù)制

7.2.2二進(jìn)制碼

7.3基本邏輯關(guān)系及其表示方法

7.4邏輯代數(shù)基礎(chǔ)

7.4.1邏輯運算規(guī)則和定理

7.4.2邏輯關(guān)系的表示方法

7.5邏輯函數(shù)的化簡

7.5.1邏輯代數(shù)化簡法

7.5.2卡諾圖化簡法

本章小結(jié)

習(xí)題

第8章門電路

8.1概述

8.2分立元件門電路

8.2.1與門

8.2.2或門

8.2.3非門

8.2.4其他分立元件門電路

8.3TTL門電路

8.3.1TTL與非門

8.3.2TTL集電極開路與非門

8.3.3TTL三態(tài)輸出與非門

8.4CMOS門電路

8.4.1CMOS非門

8.4.2CMOS與非門

8.4.3CMOS漏極開路門

8.4.4CMOS三態(tài)輸出非門

8.4.5CMOS與TTL門電路的匹配連接

本章小結(jié)

習(xí)題

第9章組合邏輯電路

9.1概述

9.2組合邏輯電路的一般分析方法和設(shè)計方法

9.2.1組合邏輯電路的一般分析方法

9.2.2門電路構(gòu)成的組合邏輯電路的設(shè)計

9.3常用組合邏輯組件及其應(yīng)用

9.3.1加法器

9.3.2數(shù)值比較器

9.3.3編碼器

9.3.4譯碼器

9.3.5數(shù)據(jù)選擇器

*9.4數(shù)字電路中的競爭冒險

本章小結(jié)

習(xí)題

第10章觸發(fā)器與時序邏輯電路

10.1概述

10.2觸發(fā)器

10.2.1基本觸發(fā)器

10.2.2電平觸發(fā)器

10.2.3主從觸發(fā)器

10.2.4邊沿觸發(fā)器

10.2.5觸發(fā)器的分類及邏輯功能的轉(zhuǎn)換

10.2.6觸發(fā)器的應(yīng)用舉例

10.3時序邏輯電路的一般分析方法

10.4時序邏輯電路的一般設(shè)計方法

10.5寄存器

10.5.1數(shù)碼寄存器

10.5.2移位寄存器

10.5.3集成寄存器及其應(yīng)用

10.6計數(shù)器

10.6.1二進(jìn)制計數(shù)器

10.6.2十進(jìn)制計數(shù)器

10.6.3任意進(jìn)制（N進(jìn)制）計數(shù)器

10.7數(shù)字邏輯電路的綜合應(yīng)用舉例

10.7.1數(shù)字鐘

10.7.2動態(tài)掃描鍵盤編碼器

本章小結(jié)

習(xí)題

第11章波形的產(chǎn)生及整形

11.1概述

11.2單脈沖的產(chǎn)生

11.3連續(xù)脈沖的產(chǎn)生

11.3.1環(huán)形振蕩器

11.3.2RC耦合式振蕩器

11.3.3石英晶體多諧振蕩器

11.4單穩(wěn)態(tài)觸發(fā)器

11.4.1積分型單穩(wěn)的工作原理

11.4.2集成單穩(wěn)及其應(yīng)用

11.5555定時器

11.5.1工作原理

11.5.2應(yīng)用舉例

11.6綜合應(yīng)用舉例

本章小結(jié)

習(xí)題

第12章數(shù)模、模數(shù)轉(zhuǎn)換

12.1概述

12.2D/A變換器

12.2.1D/A變換器的類型及工作原理

12.2.2D/A變換器的主要技術(shù)指標(biāo)

12.2.3集成D/A變換器及其應(yīng)用

12.3A/D變換器

12.3.1A/D變換器的類型及工作原理

12.3.2A/D變換器的主要技術(shù)指標(biāo)

12.3.3集成A/D變換器及其應(yīng)用

本章小結(jié)

習(xí)題

第13章半導(dǎo)體存儲器

13.1概述

13.2只讀存儲器

13.2.1掩膜只讀存儲器

13.2.2可一次編程只讀存儲器

13.2.3可重新寫入的只讀存儲器

13.2.4集成ROM簡介

13.3隨機(jī)存儲器

13.3.1靜態(tài)RAM

13.3.2動態(tài)RAM

13.4存儲器容量的擴(kuò)展

本章小結(jié)

習(xí)題

第14章可編程邏輯器件簡介

14.1概述

14.2可編程邏輯器件的編程原理

14.2.1PLD內(nèi)部電路的一般表示法

14.2.2GAL的編程原理

14.3CPLD和FPGA的結(jié)構(gòu)和特點

14.3.1CPLD的結(jié)構(gòu)和特點

14.3.2FPGA的結(jié)構(gòu)和特點

14.3.3CPLD和FPGA特點的比較

本章小結(jié)

習(xí)題

參考文獻(xiàn)

附錄A負(fù)反饋對放大器性能的影響中公式的證明

附錄B三極管的SPICE參數(shù)

附錄C常用術(shù)語

附錄D74LS系列和4000系列數(shù)字集成電路功能列表