基于FPGA的數(shù)字圖像處理原理及應(yīng)用

目 錄
第1章 圖像處理基礎(chǔ)\t1
1．1 數(shù)字圖像處理簡介\t1
1．1．1 圖像采樣\t1
1．1．2 圖像量化\t2
1．1．3 數(shù)字圖像處理\t3
1．2 數(shù)字圖像處理系統(tǒng)\t4
1．2．1 圖像處理系統(tǒng)構(gòu)成\t4
1．2．2 原始圖像獲取\t6
1．2．3 圖像傳感器接口\t16
1．2．4 圖像處理流水線\t17
1．2．5 圖像與視頻壓縮\t19
1．2．6 視頻顯示處理\t26
第2章 FPGA與圖像處理\t32
2．1 使用FPGA的原因\t32
2．2 FPGA技術(shù)優(yōu)勢\t33
2．3 FPGA的發(fā)展歷程\t34
2．4 FPGA生產(chǎn)廠家及其產(chǎn)品\t35
2．4．1 Altera\t35
2．4．2 Xilinx\t37
2．4．3 Lattice\t37
2．4．4 Atmel\t38
2．4．5 Actel\t38
2．5 FPGA開發(fā)流程\t38
2．5．1 FPGA設(shè)計方法\t38
2．5．2 典型的FPGA開發(fā)流程\t39
2．6 FPGA常用開發(fā)工具\(yùn)t44
2．6．1 代碼輸入工具\(yùn)t45
2．6．2 綜合工具\(yùn)t46
2．6．3 仿真工具\(yùn)t47
2．6．4 實現(xiàn)與優(yōu)化工具\(yùn)t47
2．6．5 EDA工具\(yùn)t48
2．7 FPGA圖像處理的開發(fā)流程\t49
2．7．1 需求分析及問題描述\t49
2．7．2 軟件算法設(shè)計及驗證\t50
2．7．3 硬件平臺設(shè)計\t51
2．7．4 FPGA映射\t52
2．7．5 仿真及驗證\t54
第3章 FPGA編程語言\t55
3．1 HDL語言簡介\t55
3．2 模塊化設(shè)計\t56
3．3 可移植性\t57
3．4 不可移植性\t61
3．5 測試邏輯\t62
3．6 冗余邏輯\t63
3．7 常用語法\t63
3．7．1 參數(shù)化\t63
3．7．2 條件編譯\t68
3．7．3 位寬匹配\t69
3．7．4 二維數(shù)組\t69
3．8 應(yīng)用實例\t70
3．8．1 信號邊沿檢測\t70
3．8．2 多拍處理\t72
3．8．3 圖像行列計數(shù)\t73
第4章 映射技術(shù)\t77
4．1 系統(tǒng)結(jié)構(gòu)\t77
4．1．1 流水線設(shè)計\t77
4．1．2 并行陣列\(zhòng)t81
4．2 計算技術(shù)\t82
4．2．1 算法轉(zhuǎn)換\t82
4．2．2 近似計算\t83
4．2．3 增量更新\t85
4．2．4 查找表\t85
4．2．5 浮點計算\t89
4．2．6 Cordic技術(shù)\t96
4．3 存儲器映射\t103
4．3．1 幀緩存\t104
4．3．2 行緩存\t105
4．3．3 異步緩存\t113
4．3．4 增加存儲器帶寬\t114
4．3．5 存儲器建模與仿真\t115
4．4 其他設(shè)計技巧\t116
4．4．1 合理處理參數(shù)\t116
4．4．2 資源及模塊復(fù)用\t117
4．4．3 防止亞穩(wěn)態(tài)\t118
第5章 系統(tǒng)仿真\t121
5．1 Modelsim使用基礎(chǔ)\t121
5．1．1 Modelsim簡介\t121
5．1．2 Modelsim圖形界面及
仿真示例\t122
5．1．3 使用腳本命令來加速
仿真\t133
5．1．4 其他加速仿真的方法\t136
5．2 視頻圖像處理仿真測試系統(tǒng)\t136
5．2．1 仿真測試系統(tǒng)框架\t136
5．2．2 視頻時序模擬\t137
5．2．3 視頻捕獲模擬\t145
5．2．4 MFC程序設(shè)計\t157
5．2．5 通用testbench\t161
第6章 直方圖操作\t167
6．1 灰度直方圖\t167
6．2 直方圖均衡化\t169
6．3 直方圖規(guī)定化\t172
6．4 直方圖拉伸\t175
6．5 基于FPGA的直方圖操作\t179
6．5．1 FPGA直方圖統(tǒng)計\t179
6．5．2 FPGA直方圖均衡化\t192
6．5．3 FPGA直方圖線性拉伸\t203
第7章 線性濾波器\t214
7．1 線性濾波\t214
7．1．1 均值濾波\t214
7．1．2 高斯濾波\t216
7．1．3 Sobel算子\t219
7．1．4 離散傅里葉變換\t222
7．2 基于FPGA的均值濾波\t227
7．2．1 整體設(shè)計與模塊劃分\t227
7．2．2 子模塊設(shè)計\t228
7．2．3 Verilog代碼設(shè)計\t232
7．2．4 仿真與調(diào)試結(jié)果\t243
7．3 基于FPGA的Sobel算子\t247
7．3．1 整體設(shè)計與模塊劃分\t247
7．3．2 Sobel模板計算電路\t249
7．3．3 基于Cordic的坐標(biāo)系轉(zhuǎn)換
電路\t251
7．3．4 Verilog代碼設(shè)計\t257
7．3．5 仿真與調(diào)試結(jié)果\t274
第8章 非線性濾波器\t280
8．1 統(tǒng)計排序濾波\t280
8．2 基于FPGA的統(tǒng)計排序濾波器\t282
8．2．1 并行全比較排序法原理\t282
8．2．2 整體設(shè)計與模塊劃分\t285
8．2．3 子模塊設(shè)計\t286
8．2．4 Verilog代碼設(shè)計\t288
8．2．5 仿真與調(diào)試結(jié)果\t298
第9章 形態(tài)學(xué)濾波\t303
9．1 形態(tài)學(xué)濾波簡介\t303
9．2 形態(tài)學(xué)濾波的基本應(yīng)用\t304
9．3 基于FPGA的Tophat濾波設(shè)計\t311
9．3．1 頂層框架設(shè)計\t311
9．3．2 子模塊設(shè)計\t312
9．3．3 Verilog代碼設(shè)計\t317
9．3．4 仿真及調(diào)試結(jié)果\t337
第10章 圖像分割\t341
10．1 圖像分割簡介\t341
10．2 基于閾值的分割\t341
10．2．1 全局閾值分割\t341
10．2．2 局部自適應(yīng)閾值分割\t344
10．3 基于邊緣的分割\t347
10．3．1 Canny算子\t347
10．3．2 Canny算子的計算步驟\t347
10．4 基于FPGA的局部自適應(yīng)分割\t356
10．4．1 算法轉(zhuǎn)換\t357
10．4．2 FPGA結(jié)構(gòu)設(shè)計\t358
10．4．3 子模塊設(shè)計\t359
10．4．4 Verilog代碼設(shè)計\t363
10．4．5 仿真與調(diào)試\t371
10．5 基于FPGA的Canny算子設(shè)計\t378
10．5．1 非最大值抑制電路設(shè)計\t378
10．5．2 滯后閾值分割電路設(shè)計\t381
10．5．3 Verilog代碼設(shè)計\t382
10．5．4 仿真調(diào)試結(jié)果\t390
第11章 視頻接口\t391
11．1 視頻輸入接口\t391
11．1．1 模擬視頻輸入\t391
11．1．2 CameraLink接口\t394
11．1．3　USB接口\t399
11．1．4　FireWire接口\t401
11．1．5 GigE Vision?接口\t407
11．1．6 直接接口\t410
11．2 視頻輸出接口\t411
11．2．1 CVT標(biāo)準(zhǔn)\t411
11．2．2 VGA\t416
11．2．3 PAL\t425
11．2．4 DVI/HDMI\t433
參考文獻(xiàn)\t441