C語言程序設(shè)計

定　價：￥32.00

作　者：	方紅琴楊玉蓓
出版社：	華中科技大學(xué)出版社
叢編項：
標　簽：	工學(xué) 計算機教材研究生/本科/專科教材

購買這本書可以去

ISBN：	9787560984971	出版時間：	2013-03-01	包裝：	平裝
開本：	16開	頁數(shù)：	280	字數(shù)：

內(nèi)容簡介

　　《應(yīng)用型本科信息大類專業(yè)“十二五”規(guī)劃教材·21世紀普通高等教育優(yōu)秀教材：C語言程序設(shè)計》對傳統(tǒng)的C語言程序設(shè)計教材在結(jié)構(gòu)和內(nèi)容方面進行了調(diào)整，充分考慮了應(yīng)用型本科院校的教學(xué)現(xiàn)狀及其學(xué)生的學(xué)習(xí)規(guī)律，使其更適于應(yīng)用型本科院校的教學(xué)。《C語言程序設(shè)計》最重要的特點是理論與實踐相結(jié)合，讓學(xué)生在實踐中理解和掌握理論，這也更加符合應(yīng)用型本科院校學(xué)生的認知規(guī)律。《應(yīng)用型本科信息大類專業(yè)“十二五”規(guī)劃教材·21世紀普通高等教育優(yōu)秀教材：C語言程序設(shè)計》共11章，主要包括C語言程序設(shè)計基礎(chǔ)，數(shù)據(jù)類型、運算符和表達式，數(shù)據(jù)的輸入/輸出，選擇結(jié)構(gòu)，循環(huán)結(jié)構(gòu)，函數(shù)，數(shù)組，指針，編譯預(yù)處理，結(jié)構(gòu)體及文件等內(nèi)容。為了方便教學(xué)，本書還配有電子課件等教學(xué)資源包，任課教師和學(xué)生可以登錄我們愛讀網(wǎng)免費注冊下載，也可以發(fā)郵件至索取。本書既適用于應(yīng)用型本科院校信息大類相關(guān)專業(yè)的師生，也適用于以提高實踐能力為主的培訓(xùn)班的師生及C語言自學(xué)者等。

作者簡介

　　方紅琴老師，任教于北京工業(yè)大學(xué)耿丹學(xué)院，有豐富的教學(xué)經(jīng)驗，本書也是該校教學(xué)改革項目的相關(guān)成果之一。楊玉蓓老師，任教于武漢工程大學(xué)郵電與信息工程學(xué)院，為該校機電學(xué)部計算機教研室主任，有多年的教學(xué)經(jīng)驗。

圖書目錄

第0章緒論
0.1 傳統(tǒng)設(shè)計方法與EDA設(shè)計方法的區(qū)別
0.2 常用硬件描述語言
第1章 EDA工具軟件Quartus II
1.1 安裝Quartus II 6.0軟件
1.2 Quartus II 6.0軟件應(yīng)用向?qū)?br />1.3 嵌入式邏輯分析儀的使用方法
1.4 原理圖輸入設(shè)計方法
習(xí)題
第2章大規(guī)?？删幊踢壿嬈骷?br />2.1 可編程邏輯器件概述
2.2 復(fù)雜可編程邏輯器件
2.3 現(xiàn)場可編程門陣列
2.4 CPLD和FPGA器件的編程與配置
2.5 FPGA/CPLD器件的測試技術(shù)
2.6 FPGA和CPLD器件的開發(fā)應(yīng)用選擇
習(xí)題
第3章 VHDL基本結(jié)構(gòu)
3.1 VHDL概述
3.2 設(shè)計實體
3.3 結(jié)構(gòu)體
3.4 VHDL結(jié)構(gòu)體的子結(jié)構(gòu)
3.5 子程序結(jié)構(gòu)
3.6 庫和程序包
3.7 配置
習(xí)題
第4章 VHDL語言要素
4.1 VHDL數(shù)據(jù)對象
4.2　VHDL數(shù)據(jù)類型
4.3 VHDL操作符
習(xí)題
第5章 VHDL順序語句
5.1 賦值語句
5.2 流程控制語句
5.3 WAIT語句
5.4 ASSERT語句
5.5 RETURN語句
5.6 NULL語句
習(xí)題
第6章 VHDL并行語句
6.1 進程語句
6.2 塊語句
6.3 并行信號賦值語句
6.4 子程序和并行過程調(diào)用語句
6.5 元件例化語句
6.6 生成語句
習(xí)題
第7章組合邏輯電路模塊
7.1 門電路
7.2 編碼器、譯碼器、選擇器電路
習(xí)題
第8章時序邏輯電路設(shè)計
8.1 觸發(fā)器
8.2 寄存器
8.3 計數(shù)器
8.4 有限狀態(tài)機
8.5 有限狀態(tài)機的基本描述
8.6 MOORE型狀態(tài)機
8.7 MEALY型狀態(tài)機
8.8 MEALY型和MOORE型狀態(tài)機的變種
8.9 異步狀態(tài)機
習(xí)題
第9章 EDA技術(shù)的綜合應(yīng)用
9.1 顯示電路設(shè)計
9.2 多路彩燈控制器的設(shè)計
9.3 智力搶答器的設(shè)計
9.4 量程自動轉(zhuǎn)換數(shù)字式頻率計的設(shè)計
9.5 用8×8行共陰、列共陽雙色點陣發(fā)光器件顯示漢字
9.6 音樂發(fā)生器的設(shè)計
習(xí)題
第10章 Verilog HDL
10.1 Verilog HDL程序模塊結(jié)構(gòu)
10.2 Verilog HDL的詞法
10.3 Verilog HDL的語句
10.4 不同抽象級別的Verilog HDL模型
習(xí)題
第11章宏模塊的應(yīng)用
11.1 宏模塊概述
11.2 存儲器設(shè)計
11.3 乘法器設(shè)計
11.4 鎖相環(huán)設(shè)計
第12章 SoPC技術(shù)與應(yīng)用基礎(chǔ)
12.1 SoPC技術(shù)發(fā)展概況
12.2 SoPC技術(shù)的應(yīng)用
12.3 Nios II簡介
12.4 SoPC設(shè)計流程與支持Nios II的FPGA器件
附錄A VHDL語言的保留字
參考文獻