吉規(guī)模集成電路互連工藝及設(shè)計(jì)

譯者序
原書(shū)前言
第1章 GSI所帶來(lái)的互連機(jī)遇
1.1 引言
1.2 互連問(wèn)題
1.3 反向縮小技術(shù)
1.4 片上系統(tǒng)
1.5 三維集成
1.6 輸入/輸出互連的強(qiáng)化
1.7 光子互連
1.8 小結(jié)
參考文獻(xiàn)
第2章 用于硅材料CMOS邏輯的銅材料BEOL互連技術(shù)
2.1 引言
2.2 BEOL演化
2.3 銅的特性
2.4 銅的電鍍
2.5 銅互連的可靠性
2.6 銅互連的生產(chǎn)
2.7 小結(jié)
參考文獻(xiàn)
第3章 互連線(xiàn)電阻、電容、電感寄生參數(shù)的提取
3.1 引言
3.2 電磁方程
3.3 電阻提取
3.4 電容提取
3.5 電感提取
3.6 小結(jié)
參考文獻(xiàn)
第4章 分布式RC和RLC瞬態(tài)模型
4.1 引言
4.2 分布式RC模型
4.3 分布式RLC模型
4.4 非理想返回路徑
4.5 小結(jié)
參考文獻(xiàn)
第5章 電源、時(shí)鐘和全局信號(hào)傳輸
5.1 引言
5.2 全局信號(hào)互連建模
5.3 全局時(shí)鐘傳輸建模
5.4 全局電源供電建模
5.5 全局互連的集成架構(gòu)
5.6 小結(jié)
參考文獻(xiàn)
第6章 隨機(jī)多層互連的建模與優(yōu)化
6.1 引言
6.2 線(xiàn)長(zhǎng)分布模型
6.3 線(xiàn)網(wǎng)模型近似
6.4 與實(shí)際數(shù)據(jù)的比較
6.5 關(guān)鍵路徑模型
6.6 動(dòng)態(tài)功耗模型
6.7 最優(yōu)咒階多層互連架構(gòu)
6.8 小結(jié)
參考文獻(xiàn)
第7章 以互連為中心的計(jì)算機(jī)體系結(jié)構(gòu)
7.1 引言和研究動(dòng)機(jī)
7.2 面向互連的體系結(jié)構(gòu)
7.3 互連需求模型
7.4 相關(guān)研究
7.5 GENESYS的組織和模型
7.6 異構(gòu)型體系結(jié)構(gòu)模型
7.7 系統(tǒng)設(shè)計(jì)分析
7.8 互連需求及其與體系結(jié)構(gòu)的關(guān)系
7.9 小結(jié)
參考文獻(xiàn)
第8章 芯片到模塊間的互連
8.1 引言
8.2 封裝和芯片到模塊的發(fā)展趨勢(shì)
8.3 微通孔印制電路板技術(shù)
8.4 用于GSI的芯片到模塊問(wèn)互連
參考文獻(xiàn)
第9章 三維芯片DSM工藝互連的性能建模與分析
9.1 引言
9.2 三維芯片的研究動(dòng)機(jī)
9.3 本章的研究范圍
9.4 三維集成電路面積與性能估計(jì)
9.5 三維芯片的挑戰(zhàn)
9.6 三維芯片對(duì)電路設(shè)計(jì)和片上系統(tǒng)應(yīng)用帶來(lái)的影響
9.7 三維芯片工藝回顧
9.8 小結(jié)
參考文獻(xiàn)
第10章 硅微光子學(xué)
10.1 引言
10.2 光學(xué)互連
10.3 單片硅微光子學(xué)
10.4 光學(xué)時(shí)鐘傳輸與數(shù)據(jù)I/O
10.5 小結(jié)
參考文獻(xiàn)