電子設(shè)計(jì)自動(dòng)化技術(shù)基礎(chǔ)

緒論
    思考題與練習(xí)題
    第1篇  電子系統(tǒng)算法設(shè)計(jì)與仿真
第1章  系統(tǒng)級(jí)設(shè)計(jì)與仿真概論
    1.1  系統(tǒng)技術(shù)要求與建模
    1.1.1  電子系統(tǒng)的技術(shù)要求
    1.1.2  系統(tǒng)模型的建立
    1.2  系統(tǒng)級(jí)仿真
    1.2.1  SystemView動(dòng)態(tài)系統(tǒng)設(shè)計(jì)、分析和仿真軟件
    1.2.2  MATLAB
    1.3  系統(tǒng)級(jí)綜合
    1.3.1  綜合
    1.3.2  優(yōu)化
    思考題與練習(xí)題
第2章  MATLAB及其在EDA技術(shù)中的應(yīng)用
    2.1  MATLAB概述
    2.1.1  MATLAB的功能和特點(diǎn)
    2.1.2  MATLAB的工具箱
    2.1.3  MATLAB的工作環(huán)境
    2.2  MATLAB的基本功能及舉例
    2.2.1  基本知識(shí)
    2.2.2  數(shù)組與矩陣的算術(shù)運(yùn)算
    2.2.3  關(guān)系運(yùn)算、邏輯運(yùn)算與數(shù)組函數(shù)
    2.2.4  矩陣函數(shù)
    2.2.5  多項(xiàng)式運(yùn)算
    2.2.6  基本繪圖功能
    2.3   Simulink簡(jiǎn)介  
    2.3.1  概述
    2.3.2  基本操作
    2.3.3  建立系統(tǒng)模型及仿真
    2.3.4  專用Xilinx模塊庫(kù)
    2.4  MATLAB工具箱
    2.4.1  概述
    2.4.2  控制系統(tǒng)工具箱
    2.4.3  信號(hào)處理工具箱
    2.4.4  通信工具箱
    2.5  MATLAB應(yīng)用實(shí)例
    2.5.1  控制要求及算法沒(méi)計(jì)
    2.5.2  控制模型的設(shè)計(jì)與封裝
    思考題與練習(xí)題
    第2篇  數(shù)字系統(tǒng)芯片設(shè)計(jì)與綜合
第3章  現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)概論
    3.1  概述
    3.2  數(shù)字系統(tǒng)的設(shè)計(jì)方法
    3.2.1  原理圖設(shè)計(jì)
    3.2.2  程序語(yǔ)言設(shè)計(jì)
    3.2.3  狀態(tài)機(jī)設(shè)計(jì)
    3.2.4  功能模塊參數(shù)化設(shè)計(jì)
    3.2.5  利用IP模塊的設(shè)計(jì)
    3.2.6  基于平臺(tái)的設(shè)汁
    3.3   1P設(shè)計(jì)與應(yīng)用
    3.3.1  IP核
    3.3.2  1P核的種類與應(yīng)用
    3.3.3  系統(tǒng)芯片和IP核復(fù)用
    3.4  片上系統(tǒng)技術(shù)
    3.4.1  片上系統(tǒng)的基本概念
    3.4.2  片上系統(tǒng)的系統(tǒng)芯片與設(shè)計(jì)技術(shù)
    3.4.3  使可配置片上系統(tǒng)得以實(shí)現(xiàn)的FPGA平臺(tái)
    思考題與練習(xí)題
第4章  硬件設(shè)計(jì)描述語(yǔ)言VHDL基礎(chǔ)  
    4.1  概述
    4.2  VHDI程序基本結(jié)構(gòu)
    4.2.1  實(shí)體說(shuō)明
    4.2.2  結(jié)構(gòu)體
    4.2.3  包集合、庫(kù)及配置
    4.3  VHDI-語(yǔ)言的數(shù)據(jù)格式
    4.3.1  VHDL語(yǔ)言的對(duì)象及其分類
    4.3.2  VHDL語(yǔ)言的數(shù)據(jù)類型
    4.3.3  VHDI語(yǔ)言的運(yùn)算操作符
    4.4  VHDI語(yǔ)言的基本描述語(yǔ)句
    4.4.1  順序描述語(yǔ)句
    4.4.2  并發(fā)描述語(yǔ)句
    4.5  VHDI語(yǔ)言的描述方式
    4.5.1  結(jié)構(gòu)體的行為描述方式
    4.5.2   結(jié)構(gòu)體的數(shù)據(jù)流描述方式
    4.5.3  結(jié)構(gòu)體的結(jié)構(gòu)描述方式
    4.6     一位總線溫度傳感器控制接口設(shè)計(jì)
    4.6.1  單總線的基本原理
    4.6.2  程序設(shè)計(jì)
    思考題與練習(xí)題
第5章  可編程ASlC器件
    5.1     概述
    5.1.1  可編程ASIC器件概述
    5.1.2  可編程ASIC器件分類及特點(diǎn)
    5.2     PLD器件
    5.2.1  可編程陣列邏輯器件
    5.2.2   可編程通用邏輯器件
    5.3     復(fù)雜可編程邏輯器件
    5.3.1  基于乘積項(xiàng)的CPLD基本結(jié)構(gòu)
    5.3.2  基于查找表的CPLD電路結(jié)構(gòu)
    5.4     現(xiàn)場(chǎng)可編程門(mén)陣列FPGA
    5.4.l   FPGA的基本結(jié)構(gòu)
    5.4.2  FPGA的電路結(jié)構(gòu)
    5.4.3   SpartanⅡ/Virtex系列FPGA 
    5.5  編程技術(shù)
    5.5.1  編程原理簡(jiǎn)介
    5.5.2  編程模式
    5.5.3  編程流程
    思考題與練習(xí)題
第6章  數(shù)字系統(tǒng)的設(shè)計(jì)與綜合
    6.1  概述
    6.2  高級(jí)綜合
    6.2.1  功能性模型化程序
    6.2.2  數(shù)據(jù)
    6.2.3  由數(shù)據(jù)流圖到數(shù)據(jù)通道控制器
    6.2.4  控制
    6.2.5  數(shù)據(jù)和控制
    6.3  寄存器轉(zhuǎn)移級(jí)綜合
    6.3.1  電平敏感的鎖存器
    6.3.2  沿敏感的觸發(fā)器
    6.3.3  組合邏輯
    6.3.4  約束
    6.3.5  FPGA的綜合
    6.3.6  同步系統(tǒng)的時(shí)序
    思考題與練習(xí)題  
第7章  可編程ASIC開(kāi)發(fā)平臺(tái)
    7.1  概述
    7.2  Xilinx ISE5.1i集成開(kāi)發(fā)環(huán)境
    7.2.1  Xilinx ISE5.1i的安裝
    7.2.2  Xilinx ISE5.1i軟件簡(jiǎn)介
    7.2.3  利用Xilinx ISE5.1i設(shè)計(jì)的簡(jiǎn)易跑表
    7.3  其他軟件開(kāi)發(fā)平臺(tái)
    7.3.1  ispEXPERT軟件平臺(tái)簡(jiǎn)介
    7.3.2  Altera QuartusH軟件平臺(tái)簡(jiǎn)介
    7.4  硬件實(shí)驗(yàn)平臺(tái)與設(shè)計(jì)實(shí)驗(yàn)
    7.4.1  TPG_FPGA實(shí)驗(yàn)系統(tǒng)
    7.4.2  基于VHDI的數(shù)字邏輯電路實(shí)驗(yàn)
    思考題與練習(xí)題  
第8章  復(fù)雜模塊設(shè)計(jì)與跨平臺(tái)設(shè)計(jì)
    8.1  系統(tǒng)級(jí)設(shè)計(jì)與片上系統(tǒng)設(shè)計(jì)帶來(lái)的挑戰(zhàn)
    8.2  Xilinx公司的System Generator for DSP軟件
    8.2.1  概述
    8.2.2  System Generator軟件的安裝
    8.2.3  Xilinx BlockSet模塊庫(kù)
    8.2.4  System Generator軟件的設(shè)計(jì)流程
    8.2.5  設(shè)計(jì)實(shí)例
    8.3  Altera DSP Builder
    8.4  一個(gè)模擬簡(jiǎn)單智能寵物的設(shè)計(jì)實(shí)現(xiàn)
    8.4.1  功能要求
    8.4.2  方案設(shè)計(jì)
    8.4.3  設(shè)計(jì)整合
    思考題與練習(xí)題
    第3篇  系統(tǒng)電路設(shè)計(jì)與測(cè)試
第9章  系統(tǒng)電路的設(shè)計(jì)方法
    9.1  系統(tǒng)電路設(shè)計(jì)
    9.1.1  無(wú)源元件的高頻特性
    9.1.2  數(shù)字邏輯的有源元件及其噪聲
    9.1.3  系統(tǒng)電路設(shè)計(jì)技術(shù)
    9.2  系統(tǒng)電路設(shè)計(jì)與仿真概論
    9.2.1  電路原理圖的設(shè)計(jì)
    9.2.2  PCB板的設(shè)計(jì)
    9.2.3  電路板的制作與加工
    思考題與練習(xí)題
第10章  系統(tǒng)電路板設(shè)計(jì)
    10.1  Protel 99 SE軟件簡(jiǎn)介及安裝
    10.1.1   Protel 99 SE軟件簡(jiǎn)介
    10.1.2   Protel 99 SE軟件安裝
    10.2  原理圖繪制
    10.2.1  啟動(dòng)原理圖的設(shè)計(jì)環(huán)境
    10.2.2  工作環(huán)境的管理
    10.2.3 文檔圖紙參數(shù)的設(shè)置
    10.2.4 元器件到工作平面上的放置
    10.2.5  電路原理圖的繪制
    10.2.6  使用畫(huà)圖工具的繪圖
    10.2.7   電氣法則測(cè)試
    10.2.8    網(wǎng)絡(luò)表的生成
    10.3   制作原理圖元器件
    10.3.1  原理圖元器件庫(kù)編輯服務(wù)器
    10.3.2  元器件管理器工具
    10.3.3  常用畫(huà)圖工具欄介紹
    10.3.4  元器件的制作
    10.4     印制板設(shè)計(jì)
    10.4.1  印制板設(shè)計(jì)基礎(chǔ)
    10.4.2  繪制印制電路板
    10.4.3  印制電路板的自動(dòng)設(shè)計(jì)
    10.5  元器件封裝設(shè)計(jì)
    10.6  設(shè)計(jì)實(shí)例
    10.6.1  完整原理圖的設(shè)計(jì)
    10.6.2  PCB板的設(shè)計(jì)
    思考題與練習(xí)題
附錄A  MATLAB函數(shù)庫(kù)和命令級(jí)分類索引
附錄B  Protel符號(hào)庫(kù)和封裝庫(kù)
附錄C  硬件開(kāi)發(fā)實(shí)驗(yàn)箱
附錄D  基于VHDL的數(shù)字邏輯電路實(shí)驗(yàn)
參考文獻(xiàn)