嵌入式微處理器系統(tǒng)設(shè)計實例（第三版）

定　價：￥38.00

作　者：	（美）Stuart R.Ball著；蘇建平等譯；蘇建平譯
出版社：	電子工業(yè)出版社
叢編項：	國外IT精品叢書
標(biāo)　簽：	嵌入式計算機

購買這本書可以去

ISBN：	9787505396609	出版時間：	2004-03-01	包裝：	膠版紙
開本：	26cm	頁數(shù)：	378	字?jǐn)?shù)：

內(nèi)容簡介

　　本書的目的是通過全面介紹涉及嵌入式控制系統(tǒng)設(shè)計開發(fā)的各個步驟，把讀者引入一個嶄新的微處理器應(yīng)用領(lǐng)域。除了詳細(xì)討論嵌人式系統(tǒng)設(shè)計的基本原理和具體步驟外，本書還將把作者在該領(lǐng)域工作20年來積累的經(jīng)驗和技巧全部傳授給讀者。為了便于讀者深入理解嵌入式系統(tǒng)設(shè)計原理，本書還將通過一個簡單的嵌人式系統(tǒng)實例來說明嵌入式系統(tǒng)設(shè)計的具體概念和方法。本書不僅適用于大專院校有關(guān)專業(yè)的在校學(xué)生，而且還是那些剛從大學(xué)畢業(yè)準(zhǔn)備從事嵌入式系統(tǒng)設(shè)計的大學(xué)生、研究生或者正在考慮進入嵌入式系統(tǒng)領(lǐng)域的專業(yè)工程師等多種技術(shù)人員的入門讀物。為了便于讀者復(fù)習(xí)與嵌入式系統(tǒng)有關(guān)的基礎(chǔ)知識，本書附錄還專門就有關(guān)數(shù)字邏輯、軟件設(shè)計方法，以及微處理器常用計數(shù)體系。StuartBall現(xiàn)就職于美國俄克拉荷馬州醫(yī)用電子設(shè)備制造公司。作為一位在嵌入式控制系統(tǒng)有15年工作經(jīng)歷的高級電子工程師，他此前曾在Rockwell國際公司參與了全球定位系統(tǒng)和安全通信設(shè)備的研發(fā)工作。除了編寫嵌入式系統(tǒng)方面的專著外，他還是美國《Byte》雜志和《現(xiàn)代電子周刊》的撰稿人。按照普遍適用的原則，本書介紹了嵌入式微處理器系統(tǒng)的設(shè)計理念和設(shè)計手段，涵蓋內(nèi)容從系統(tǒng)設(shè)計和軟硬件設(shè)計，到系統(tǒng)集成和軟硬件高度調(diào)試，其中還涉及中斷處理、實時操作以及工業(yè)標(biāo)準(zhǔn)嵌入式平臺等。

作者簡介

　　StuartBall現(xiàn)就職于美國俄克拉荷馬州醫(yī)用電子設(shè)備制造公司。作為一位在嵌入式控制系統(tǒng)有15年工作經(jīng)歷的高級電子工程師，他此前曾在Rockwell國際公司參與了全球定位系統(tǒng)和安全通信設(shè)備的研發(fā)工作。除了編寫嵌入式系統(tǒng)方面的專著外，他還是美國《Byte》雜志和《現(xiàn)代電子周刊》的撰稿人。

圖書目錄

第1章  系統(tǒng)設(shè)計
需求定義
選擇處理器
開發(fā)環(huán)境
開發(fā)成本
硬件和軟件要求
軟件與硬件的劃分
分布式處理器系統(tǒng)
技術(shù)規(guī)范小結(jié)
功能文檔概要
交流與通信
第2章  硬件設(shè)計(第1部分)
單片系統(tǒng)設(shè)計
多片系統(tǒng)設(shè)計
等待狀態(tài)
內(nèi)部存儲器
可編程只讀存儲器(PROM)的類型
隨機存儲器(RAM)
輸入輸出(I/O)
外部接口電路
非易失性存儲器
Microwire總線接口
直接存儲器訪問(DMA)
監(jiān)視定時器
在線編程
內(nèi)部外設(shè)
系統(tǒng)設(shè)計技巧
電磁兼容性考慮
微處理器時鐘
本章小結(jié)
第3章  硬件設(shè)計(第2部分)
動態(tài)總線調(diào)整
快速周期終止
復(fù)位總線調(diào)整
時鐘同步總線
內(nèi)置動態(tài)存儲器接門
組合集成電路
數(shù)模轉(zhuǎn)換器(DAC)
模數(shù)轉(zhuǎn)換器(ADC)
SPI接口或Microwire接口在多處理器
定時器基礎(chǔ)
定時器應(yīng)用案例
硬件規(guī)格說明綱要
第4章  軟件設(shè)計
流程圖
狀態(tài)流程圖
程序框圖
偽代碼
代碼劃分
軟件結(jié)構(gòu)體系
程序開發(fā)語言
與軟件編程有關(guān)的微處理器硬件
硬指標(biāo)與軟指標(biāo)
有關(guān)獨立過程的考慮
軟件說明
軟件說明文檔綱要
第5章  中斷在嵌入式系統(tǒng)中的應(yīng)用
中斷概述
中斷向量
邊沿觸發(fā)中斷和電平觸發(fā)中斷
中斷優(yōu)先級
中斷硬件
中斷總線周期
菊花鏈中斷機制
其他類型的中斷機制
中斷硬件的使用
中斷軟件
中斷服務(wù)機制
嵌套中斷
中斷服務(wù)程序的數(shù)據(jù)接收或發(fā)送
中斷應(yīng)用及存在的問題
最小化低優(yōu)先級中斷服務(wù)時間
使用中斷的時機
第6章  增加調(diào)試用硬件和軟件
操作碼
硬件輸出
寫ROM
讀ROM
軟件定時
軟件吞吐量
循環(huán)跟蹤緩沖區(qū)
監(jiān)控程序
邏輯分析儀斷點
存儲器轉(zhuǎn)儲
串行條件監(jiān)控
第7章  系統(tǒng)集成和調(diào)試
硬件測試
軟件調(diào)試
RAM程序調(diào)試
功能測試計劃
強度測試
故障日志
實用案例介紹
仿真器與調(diào)試器
第8章  多處理器系統(tǒng)
處理器之間的通信
雙端口隨機存儲器
第9章  實時操作系統(tǒng)
多任務(wù)管理
任務(wù)跟蹤
任務(wù)間通信
內(nèi)存管理
資源管理
RTOS與中斷
典型RTOS通信
優(yōu)先級考慮
RTOS的適用范圍
調(diào)試程序
第10章  工業(yè)標(biāo)準(zhǔn)嵌入式平臺
使用個人電腦平臺的優(yōu)勢
個人電腦平臺的不中
ISA總線和基于PCI總線的嵌入式主板
基于個人電腦的實時系統(tǒng)案例
第11章  高級微處理器概念
流水線(預(yù)取)隊列
交叉存取技術(shù)
動態(tài)隨機存取存儲器(DRAM)突發(fā)訪問模式
同步動態(tài)隨機存取存儲器(SDRAM)
高速高集成度處理器和多總線
高速緩沖存儲器
多時鐘輸入鎖相循環(huán)處理器
多指令存取和譯碼
微控制器與可編程門陣列
片內(nèi)調(diào)試
內(nèi)部存儲器管理硬件
專用微控制器
附錄A  案例系統(tǒng)技術(shù)文檔
附錄B  計數(shù)系統(tǒng)
附錄C  數(shù)字邏輯原理簡介
附錄D  微處理器基本概念
附錄E  嵌入式系統(tǒng)Web站點介紹
詞匯表