計算機體系結構習題與解答

定　價：￥25.00

作　者：	（美）Nicholas Carter著；肖明等譯
出版社：	機械工業(yè)出版社
叢編項：	全美經(jīng)典學習指導系列
標　簽：	暫缺

購買這本書可以去

ISBN：	9787111149125	出版時間：	2004-09-01	包裝：	膠版紙
開本：	24cm	頁數(shù)：	266	字數(shù)：

內容簡介

　　全美經(jīng)典學習指導系列是一套快捷有效的學習指南，該套叢書針對各專業(yè)的技術重點提供了數(shù)百個實例、習題及答案。通過這些實戰(zhàn)練習，不但可以洞悉各門技術精髓，而且能夠使考試成績大幅攀升，更會助你與國外大學生的計算機水平看齊，為將來考研或出國深造奠定堅實基礎。全美經(jīng)典學習指導系列深得高校學生的喜愛。由于有了這套叢書，在歷年的專業(yè)考試中，成千上萬的學生獲得了優(yōu)異成績。想成為一名優(yōu)等生嗎？——請選擇全美經(jīng)典學習指導系列！如果時間不裕卻想成績驕人，這本書可以助你：●通過具體范例解決疑難問題●考前快速強化●迅速找到答案●快捷而高效地學習●迅速掌握技術重點，無需翻閱冗長的教科書全美經(jīng)典學習指導系列以方便快捷的形式提供了考生需要了解的信息，同時不致使你淹沒在不必要的細節(jié)當中。另外，還可以通過大量的編程練習來測試所學的技巧。該叢書可以與任何教材配合使用，使學生們能夠根據(jù)各自的進度來學習，從而獲得事半功倍的效果！全美經(jīng)典學習指導系列的內容系統(tǒng)而完備，是畢業(yè)考試和專業(yè)考試的理想?yún)⒖紩?。本書內容包括：●計算機系統(tǒng)中軟硬件設計要素概述●軟硬件接口的簡要解釋●有效利用系統(tǒng)資源的完整細節(jié)●有關指令集、流水線、高速緩沖存儲器、存儲器、I／O等方面的192個習題與解答如果想獲得優(yōu)異成績并且全面掌握計算機體系結構，本書是不可或缺的最佳輔導老師。本書介紹了與計算機體系結構相關的各種主題。第1章到第5章介紹了計算機體系結構課程中的許多基本概念，包括：數(shù)據(jù)表示與算術運算、計算機組織、編程模型、處理器設計。第6章和第7章分別討論了流水線和指令級并行性方法，它們都是影響現(xiàn)代處理器的重要因素。第8章到第10章介紹了各種存儲器系統(tǒng)的設計，包括存儲器層次結構、高速緩沖存儲器和虛擬存儲器。第11章討論了輸入／輸出系統(tǒng)。第12章介紹了多處理器系統(tǒng)。通過閱讀本書，讀者能夠迅速了解與計算機體系結構相關的各種知識，并將其應用到其他課程的學習和編程實踐中。本書內容全面，每章均提供了大量的實例和習題，是學習計算機體系結構課程的一本極佳教輔材料。

作者簡介

暫缺《計算機體系結構習題與解答》作者簡介

圖書目錄

第1章概述
  1.1 本書目的
  1.2 假定背景
  1.3 涵蓋材料
  1.4 本章目標
  1.5 技術趨勢
  1.6 性能測度
  1.7 加速比
  1.8 Amdahl定律
  1.9 本章小結
  習題與解答
第2章數(shù)據(jù)表示與計算機算術運算
  2.1 本章目標
  2.2 從電子到比特
  2.3 正整數(shù)的二進制表示
  2.4 正整數(shù)的算術運算
  2.5 負整數(shù)
  2.6 浮點數(shù)
  2.7 本章小結
  習題與解答
第3章計算機組織
  3.1 本章目標
  3.2 本章概述
  3.3 程序
  3.4 操作系統(tǒng)
  3.5 計算機組織
  3.6 本章小結
  習題與解答
第4章編程模型
  4.1 本章目標
  4.2 本章概述
  4.3 指令類型
  4.4 基于堆棧的體系結構
  4.5 通用寄存器體系結構
  4.6 對基于堆棧的體系結構與通用寄存器體系結構進行比較
  4.7 利用堆棧來實現(xiàn)過程調用
  4.8 本章小結
  習題與解答
第5章處理器設計
  5.1 本章目標
  5.2 本章概述
  5.3 指令集體系結構
  5.4 處理器微體系結構
  5.5 本章小結
  習題與解答
第6章流水線
  6.1 本章目標
  6.2 本章概述
  6.3 流水線
  6.4 指令冒險及其對吞吐量的影響
  6.5 流水線處理器中的預測執(zhí)行時間
  6.6 結果轉發(fā)（旁路）
  6.7 本章小結
  習題與解答
第7章指令級并行性
  7.1 本章目標
  7.2 本章概述
  7.3 什么是指令級并行性？
  7.4 指令級并行性的局限性
  7.5 超標量處理器
  7.6 順序執(zhí)行與亂序執(zhí)行
  7.7 寄存器重命名
  7.8 超長指令字處理器
  7.9 指令級并行性的編譯技術
  7.10 本章小結
  習題與解答
第8章存儲器系統(tǒng)
  8.1 本章目標
  8.2 本章概述
  8.3 延時、吞吐量和帶寬
  8.4 存儲器層次結構
  8.5 存儲器技術
  8.6 本章小結
  習題與解答
第9章高速緩沖存儲器
  9.1 本章目標
  9.2 本章概述
  9.3 數(shù)據(jù)Cache、指令Cache和統(tǒng)一Cache
  9.4 描述Cache
  9.5 容量
  9.6 行長
  9.7 相聯(lián)度
  9.8 替換策略
  9.9 寫回式Cache與寫直達式Cache
  9.10 Cache實現(xiàn)
  9.11 標記陣列
  9.12 命中/失效邏輯
  9.13 數(shù)據(jù)陣列
  9.14 對Cache失效進行細分
  9.15 多級Cache
  9.16 本章小結
  習題與解答
第10章虛擬存儲器
  10.1 本章目標
  10.2 本章概述
  10.3 地址轉換
  10.4 請求調頁與頁面交換
  10.5 頁表
  10.6 轉換旁路緩沖器
  10.7 保護
  10.8 Cache與虛擬存儲器
  10.9 本章小結
  習題與解答
第11章輸入/輸出
  11.1 本章目標
  11.2 本章概述
  11.3 I/O總線
  11.4 中斷
  11.5 存儲器映射I/O
  11.6 直接存儲器訪問
  11.7 輸入/輸出設備
  11.8 磁盤系統(tǒng)
  11.9 本章小結
  習題與解答
第12章多處理機系統(tǒng)
  12.1 本章目標
  12.2 本章概述
  12.3 加速比與性能
  12.4 多處理機系統(tǒng)
  12.5 消息傳遞系統(tǒng)
  12.6 共享式存儲器系統(tǒng)
  12.7 消息傳遞與共享式存儲器比較
  12.8 本章小結
  習題與解答
索引