數(shù)字邏輯與數(shù)字系統(tǒng)

第一章數(shù)字邏輯基礎(chǔ)
第一節(jié)計(jì)數(shù)體制
一.十進(jìn)制數(shù)
二.二進(jìn)制數(shù)
三.八進(jìn)制數(shù)和十六進(jìn)制數(shù)
四.數(shù)制間的轉(zhuǎn)換
第二節(jié)常用編碼
一.二十進(jìn)制編碼（BCD碼）
二.循環(huán)碼
三.ASCll碼
第三節(jié)二極管和三極管的開關(guān)特性
一.二極管的開關(guān)特性
二.三極管的開關(guān)特性
第四節(jié)邏輯代數(shù)基礎(chǔ)
一.邏輯變量和邏輯函數(shù)
二.基本邏輯運(yùn)算及基本邏輯門
三.邏輯代數(shù)的基本公式和常用公式
四.邏輯函數(shù)的表示方法
五.邏輯函數(shù)的化簡
習(xí)題一
第二章邏輯門電路
第一節(jié)分立元件門電路
一.基本邏輯門電路
二.與非門.或非門電路
第二節(jié)TTL集成邏輯門電路
一.TTL與非門的工作原理
二.TTL與非門的電壓傳輸特性及抗于擾能力
三.TFL與非門的輸人特性.輸出特性和帶負(fù)載能力
四.TTL與非門的動(dòng)態(tài)特性
第三節(jié)其他類型的TTL門電路
一.集電極開路門（OC門）
二.三態(tài)輸出門（TSL門）
第四節(jié)MOS邏輯門
一.NMOS門電路
二.CMOS門電路
第五節(jié)數(shù)字集成電路使用中應(yīng)注意的問題
一.TTL數(shù)字集成電路使用中應(yīng)注意的問題
二.CMOS電路使用中應(yīng)注意的問題
三.數(shù)字集成電路的接口
習(xí)題二
第三章組合邏輯電路
第一節(jié)組合邏輯電路特點(diǎn)
第二節(jié)小規(guī)模集成電路構(gòu)成的組合電路的分析與設(shè)計(jì)
一.分析方法
二.設(shè)計(jì)方法
第三節(jié)編碼器
一.二進(jìn)制編碼器
二.二十進(jìn)制編碼器
三.優(yōu)先編碼器
第四節(jié)譯碼器
一.二進(jìn)制譯碼器
二.二一十進(jìn)制譯碼器
三.半導(dǎo)體數(shù)碼管和士
第五節(jié)數(shù)據(jù)分配器與數(shù)據(jù)選擇器
一.數(shù)據(jù)分配器
二.數(shù)據(jù)選擇器
第六節(jié)數(shù)值比較電路
一.比較原理
二.一位比較器
三.四位比較器
第七節(jié)算數(shù)運(yùn)算電路
一.二進(jìn)制加法電路
二.二進(jìn)制減法電路
三.算術(shù)邏輯單充（ALU）
第八節(jié)奇偶校驗(yàn)電路
一.奇偶校驗(yàn)的基本原理
二.中規(guī)模集成奇偶發(fā)生器／校驗(yàn)器
第九節(jié)用中規(guī)模集成電路構(gòu)成的組合電路的設(shè)計(jì)
第十節(jié)組合邏輯電路的競爭一冒險(xiǎn)
一.競爭一冒險(xiǎn)的產(chǎn)生
二.競爭一冒險(xiǎn)的判斷
三.競爭一冒險(xiǎn)的消除
習(xí)題三
第四章觸發(fā)器
第一節(jié)基本觸發(fā)器
一.門鎖電路及基本RS觸發(fā)器
二.同步因觸發(fā)器
三.其他功能觸發(fā)器
四.存在問題
第二節(jié)TTL集成觸發(fā)器
一.TTL集成JK觸發(fā)器
二.集成D觸發(fā)器
第三節(jié)MOS觸發(fā)器
第四節(jié)觸發(fā)器邏輯功能的轉(zhuǎn)換
習(xí)題四
第五章時(shí)序邏輯電路
第一節(jié)時(shí)序邏輯電路的特點(diǎn)和表示方法
一.時(shí)序邏輯電路的特點(diǎn)
二.時(shí)序邏輯電路的表示方法
第二節(jié)時(shí)序電路的分析方法
第三節(jié)寄存器
一.數(shù)碼寄存器
二.鎖存器
三.移位寄存器
第四節(jié)計(jì)數(shù)器
一.計(jì)數(shù)器分類
二.二進(jìn)制計(jì)數(shù)器
三.十進(jìn)制計(jì)數(shù)器
四.可逆計(jì)數(shù)器
五.用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器
六.移位寄存器型計(jì)數(shù)器
第五節(jié)順序脈沖發(fā)生器
第六節(jié)時(shí)序邏輯電路的設(shè)計(jì)方法
習(xí)題五
第六章半導(dǎo)體存儲(chǔ)器
第一節(jié)概述
一.半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類
二.存儲(chǔ)器的技術(shù)指標(biāo)
第二節(jié)只讀存儲(chǔ)器
一.固定只讀存儲(chǔ)器（ROM）
二.可編程只讀存儲(chǔ)器
三.可擦可編程只讀存儲(chǔ)器
第三節(jié)隨機(jī)存取存儲(chǔ)器
一.靜態(tài)RAM
二.動(dòng)態(tài)RAM
三.集成RAM簡介
四.RAM的擴(kuò)展
習(xí)題六
第七章可編程邏輯器件
第一節(jié)可編程邏輯器件概述
一.可編程ASC現(xiàn)狀與發(fā)展
二.關(guān)于可編程ASC器件分類以及選擇問題的討論
三.可編程ASC的一般開發(fā)步驟
四.IDPDOWN和BOTTOM－UP設(shè)計(jì)思想
五.設(shè)計(jì)庫及庫元件
六.畫層次原理圖
七.層次連接器符號(hào)和總線
八.層次化設(shè)計(jì)的模擬
第二節(jié)可編程邏輯器件基礎(chǔ)
一.PLD的邏輯表示
二.邏輯陣列的PID表示法應(yīng)用舉例
第三節(jié)通用陣列邏輯GAL
一.GAL的結(jié)構(gòu)及其工作原理
二.GAL的應(yīng)用舉例
第四節(jié)在系統(tǒng)可編程邏輯器件ispLSI/pLSI
一.Lattice公司的ispLSI/plLSI系列器件簡介
二.ispLSI/pLSI1000系列器件的內(nèi)部結(jié)構(gòu)
三.ispLSI器件的編程
習(xí)題七
第八章脈沖波形的產(chǎn)生與整形
第一節(jié)集成555定時(shí)器及應(yīng)用
一.電路組成及工作原理
二.集成555定時(shí)器的應(yīng)用
第二節(jié)門電路構(gòu)成的矩形波發(fā)生器及整形電路
一.多諧振蕩器
二.單穩(wěn)態(tài)觸發(fā)器
三.施密特觸發(fā)器
習(xí)題八
第九章數(shù)／模和模／數(shù)轉(zhuǎn)換
第一節(jié)數(shù)／模轉(zhuǎn)換器（DAC）
一.二進(jìn)制權(quán)電阻DAC
二.R-2R倒T型電阻網(wǎng)絡(luò)DAC
三.DAC的主要技術(shù)指標(biāo)
四.集成DAC
五.D／A轉(zhuǎn)換器應(yīng)用舉例
第二節(jié)模／數(shù)轉(zhuǎn)換器（ADC）
一.幾個(gè)基本概念
二.并行比較ADC
三.反饋比較式ADC
四.雙積分ADC
五.ADC的主要技術(shù)指標(biāo)
六.集成ADC舉例
第三節(jié)A／D轉(zhuǎn)換器應(yīng)用舉例
習(xí)題九
第十章數(shù)字系統(tǒng)分析與設(shè)計(jì)
第一節(jié)數(shù)字系統(tǒng)概述
第二節(jié)數(shù)字系統(tǒng)設(shè)計(jì)語言——寄存器傳送語言
一.基本語句
二.設(shè)計(jì)舉例
第三節(jié)簡易計(jì)算機(jī)的功能分析與電路設(shè)計(jì)
一.簡易計(jì)算機(jī)功能分析與框圖設(shè)計(jì)
二.簡易計(jì)算機(jī)控制器設(shè)計(jì)
三.簡易計(jì)算機(jī)部件邏輯圖設(shè)計(jì)
四.簡易計(jì)算機(jī)的實(shí)現(xiàn)
習(xí)題十
附錄A實(shí)驗(yàn)內(nèi)容
一.邏輯門功能驗(yàn)證及應(yīng)用電路實(shí)驗(yàn)
二.組合電路功能驗(yàn)證及應(yīng)用電路實(shí)驗(yàn)
三.觸發(fā)器功能驗(yàn)證及應(yīng)用電路實(shí)驗(yàn)
四.時(shí)序電路功能驗(yàn)證及應(yīng)用電路實(shí)驗(yàn)
五.脈沖波形的產(chǎn)生和整形電路實(shí)驗(yàn)
六.運(yùn)算電路實(shí)驗(yàn)
七.綜合性實(shí)驗(yàn)
八.可編程ASIC設(shè)計(jì)實(shí)例
附錄B電氣圖用圖形符號(hào)二進(jìn)制邏輯單元（GB4728.12—85）簡介
一.符號(hào)的構(gòu)成
二.邏輯約定
三.各種限定性符號(hào)
四.關(guān)聯(lián)標(biāo)注法
五.常用器件符號(hào)示例
附錄C常用邏輯符號(hào)對照表
附錄D國產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（GB3430—82）
一.型號(hào)的組成
二.例示
參考文獻(xiàn)