VHDL與數(shù)字電路設計

第1章 第一個VHDL語言范例與軟件操作仿真
　1-1 VHDL簡介
　　1-1-1 邏輯芯片的分類
　　1-1-2 VHDL的由來
　1-1 VHDL的程序結(jié)構(gòu)
　1-2 基本語法結(jié)構(gòu)簡介
　1-3 軟件操作簡介
第2章 VHDL基本數(shù)據(jù)類型與命令語句
　2-1 基本數(shù)據(jù)類型：邏輯信號、數(shù)值信號
　　2-1-1 邏輯信號
　　2-1-2 數(shù)值信號
　2-2 數(shù)據(jù)對象定義：常數(shù)、信號、變量
　2-3 并行同時語句
　2-4 順序語句（一）：Process，If-Else，Wait
　2-5 順序語句（二）：Case-When，Null
第3章 VHDL進階數(shù)據(jù)類型與命令語句
　3-1 進階數(shù)據(jù)類型：列舉與數(shù)組數(shù)據(jù)類型
　3-2 順序語句For-Loop
　3-3 并行同時語句（二）
　3-4 并行同時語句For-Generrate
第4章 組合邏輯電路設計
　4-1 譯碼器與編碼器
　　4-1-1 譯碼器的設計
　　4-1-2 編碼器
　4-2 多任務器與解多任務器
　4-3 數(shù)碼轉(zhuǎn)換
　4-4 比較器
　4-5 算術(shù)運算
　4-6 只讀存儲器
　4-7 三態(tài)與雙向界面設計
第5章 組合邏輯電路進階設計
　5-1 ALU功能簡介
　　5-1-1 算術(shù)運算單元的功能
　　5-1-2 邏輯運算單元的功能
　5-2 算術(shù)運算單元
　　5-2-1 算術(shù)運算單元的ENTITY定義
　　5-2-2 算術(shù)單元的ARCHITECHTURE描述
　　5-2-3 算術(shù)運算單元的設計
　5-3 邏輯運算單元
　　5-3-1 完成ENTITY定義
　　5-3-2 ARCHITECHTURE描述
　　5-3-3 邏輯單元的VHDL程序設計
　5-4 ALU的VHDL設計
第6章 時序邏輯電路設計
　6-1 觸發(fā)器：D型、T型、RS觸發(fā)器
　　6-1-1 D觸發(fā)器
　　6-1-2 T觸發(fā)器
　　6-1-3 RS觸發(fā)器
　6-2 觸發(fā)器的應用
　　6-2-1 延遲電路
　　6-2-2 微分電路
　　6-2-3 可逆計數(shù)器
　　6-2-4 同步計數(shù)器
　6-5 狀態(tài)機電路設計
第7章 時序邏輯電路進階設計
　7-1 七段顯示器電路設計
　7-2 電子鐘時間計數(shù)與顯示電路設計
　　7-2-1 除60、除24計數(shù)
　　7-2-2 時間顯示電路設計
　7-3 彈跳消除電路設計
　7-4 電子鐘電路設計：時間設定、時間顯示
第8章 電子密鎖
　8-1 鍵盤接口電路的設計
　　8-1-1 矩陣式鍵盤的工作原理
　　8-1-2 時序產(chǎn)生電路
　　8-1-3 鍵盤掃描電路
　　8-1-4 彈跳消除電路
　　8-1-5 鍵盤譯碼電路
　　8-1-6 按鍵存儲電路
　　8-1-7 鍵盤電路
　8-2 密碼鎖的控制電路設計
　8-3 七段顯示器顯示電路的設計
　8-4 四位數(shù)電子密碼鎖
第9章 數(shù)字電表設計
　9-1 A/D 0804轉(zhuǎn)換器簡介
　9-2 數(shù)字電壓表設計
　9-3 數(shù)字溫度表設計
第10章 SAP-1 CPU電路設計
　10-1 SAP-1 CPU及計算機的組成結(jié)構(gòu)簡介
　10-2 SAP-1 CPU指令、尋址法、程序設計
　10-3 16×8的ROM設計與仿真
　10-4 SAP-1 CPU設計與仿真
　　10-4-1 SAP-1 指令周期
　　10-4-2 SAP-1 CPU設計
附錄A
附錄B
附錄C









【媒體評論】