Cadence高速電路板設計與仿真：信號與電源完整性分析（第7版）

第1章 高速PCB設計知識
1.1 學習目標
1.2 課程內容
1.3 高速PCB設計的基本概念
1.4 高速PCB設計前的準備工作
1.5 高速PCB布線
1.6 布線后信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術
1.10 過孔對信號傳輸?shù)挠绊?
1.11 一般布局規(guī)則
1.12 電源完整性理論基礎
1.13 本章思考題
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅動布局
3.1 學習目標
3.2 相關概念
3.3 信號的反射
3.4 串擾的分析
3.5 時序分析
3.6 分析工具
3.7 創(chuàng)建總線（Bus）
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.10 模板應用和約束驅動布局
3.11 本章思考題
第4章 約束驅動布線
4.1 學習目標
4.2 手工布線
4.3 自動布線
4.4 本章思考題
第5章 差分對設計
5.1 學習目標
5.2 建立差分對
5.3 仿真前的準備工作
5.4 仿真差分對
5.5 差分對約束
5.6 差分對布線
5.7 后布線分析
5.8 本章思考題
第6章 模型與拓撲
6.1 學習目標
6.2 設置建模環(huán)境
6.3 調整飛線顯示與提取拓撲
6.4 本章思考題
第7章 板級仿真
7.1 學習目標
7.2 預布局
7.3 規(guī)劃線束
7.4 后布局
7.5 tabbed布線及背鉆
7.6 本章思考題
第8章 AMI生成器
8.1 學習目標
8.2 配置編譯器
8.3 Tx AMI模型
8.4 Rx AMI模型
8.5 本章思考題
第9章 仿真DDR4
9.1 學習目標
9.2 使用Generator提取模型
9.3 使用SystemSI提取模型
9.4 使用SystemSI對DDR4仿真
9.5 額外練習
9.6 本章思考題
第10章 集成直流電源解決方案
10.1 學習目標
10.2 直流電源的設計和分析
10.3 交互式運行直流分析
10.4 加載仿真結果報告和DRC標記
10.5 基于Batch模式運行PowerDC
10.6 去耦電容的約束設計和信息回注
10.7 Power Feasibility Editor中生成 PICSet
10.8 在約束管理器中分配PICSet
10.9 放置去耦電容
10.10 在OPI中電容的最優(yōu)化分布和最優(yōu)化分布數(shù)據(jù)輸出
10.11 在PI Base中去耦電容的放置和更新
10.12 本章思考題
第11章 分析模型管理器和協(xié)同仿真
11.1 學習目標
11.2 在PowerDC中使用DC Settings AMM
11.3 增量布局更新
11.4 封裝信息的協(xié)同提取
11.5 對于提取出的模型的協(xié)同仿真
11.6 本章思考題
第12章 電源完整性優(yōu)化設計
12.1 學習目標
12.2 電容器回路電感
12.3 電源完整性引腳電感
12.4 去耦電容優(yōu)化
12.5 電容器的電磁干擾優(yōu)化
12.6 通過增加Dcaps來提高PDN的性能
12.7 本章思考題
第13章 其他增強及AMM和PDC結合
13.1 學習目標
13.2 電熱分析設置的增強
13.3 基于AMM的PDC Settings
13.4 本章思考題