邏輯與數(shù)字系統(tǒng)設(shè)計(jì)（第2版 Verilog版）

定　價(jià)：￥69.00

作　者：	李晶皎，王愛(ài)俠，閆愛(ài)云，李景宏
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

ISBN：	9787302641964	出版時(shí)間：	2023-11-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	320	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)圍繞數(shù)字系統(tǒng)設(shè)計(jì)，全面介紹數(shù)字邏輯電路的基本概念和基本原理。在介紹傳統(tǒng)分析、設(shè)計(jì)方法的同時(shí)，詳細(xì)介紹在數(shù)字電路設(shè)計(jì)中普遍使用的硬件描述語(yǔ)言Verilog HDL，系統(tǒng)介紹使用Verilog HDL設(shè)計(jì)組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、數(shù)字系統(tǒng)等的方法，并將Verilog HDL滲透到各個(gè)章節(jié)以及應(yīng)用實(shí)例中。主要內(nèi)容包括數(shù)字邏輯基礎(chǔ)、可編程邏輯器件、Verilog HDL基礎(chǔ)、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、數(shù)字系統(tǒng)設(shè)計(jì)等。本書(shū)可作為高等院校計(jì)算機(jī)類、電子信息類、自動(dòng)化類等相關(guān)專業(yè)的教材或教學(xué)參考書(shū)，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。

作者簡(jiǎn)介

　　李晶皎，東北大學(xué)教授，博士生導(dǎo)師。2006-2022年電工電子基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)委員。主要從事模式識(shí)別、嵌入式等領(lǐng)域科研研究，發(fā)表期刊和會(huì)議論文近100篇，獲發(fā)明專利十余項(xiàng)，指導(dǎo)青年教師發(fā)表教學(xué)論文近10篇。精品課“電子技術(shù)基礎(chǔ)”課程負(fù)責(zé)人。主講“模擬電子技術(shù)基礎(chǔ)”“數(shù)字電子技術(shù)基礎(chǔ)”“電子技術(shù)基礎(chǔ)”“數(shù)字邏輯與數(shù)字系統(tǒng)”等課程。出版譯著和教材十余部，代表性教材有：《電路與電子學(xué)》（十二五普通高等教育本科規(guī)劃教材）、《邏輯與數(shù)字系統(tǒng)設(shè)計(jì)》（十一五普通高等教育本科規(guī)劃教材）、《模式識(shí)別》（十一五普通高等教育本科規(guī)劃教材）。王愛(ài)俠，東北大學(xué)教師。從事模擬電子技術(shù)與數(shù)字電子技術(shù)基礎(chǔ)教學(xué)工作多年，參編《數(shù)字邏輯與數(shù)字系統(tǒng)（第5版）》等多部教材，并擔(dān)任配套實(shí)驗(yàn)教材以及配套習(xí)題集副主編。閆愛(ài)云，東北大學(xué)教師。主講課程包括“數(shù)字電子技術(shù)”“數(shù)字邏輯與數(shù)字系統(tǒng)”等。副主編“電路與電子學(xué)”，主編“電路與電子學(xué)（第5版）實(shí)驗(yàn)教程”。獲“ 屆東北地區(qū)高校電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競(jìng)賽”一等獎(jiǎng)等，獲 2021年第二批產(chǎn)學(xué)研合作協(xié)同育人項(xiàng)目一項(xiàng)。主持和參加自然科學(xué)基金項(xiàng)目、中國(guó)高校產(chǎn)學(xué)研創(chuàng)新基金項(xiàng)目、企事業(yè)科研項(xiàng)目多項(xiàng)。發(fā)表學(xué)術(shù)論文10余篇，獲發(fā)明專利2項(xiàng)。李景宏，東北大學(xué)副教授。1988年獲東北大學(xué)計(jì)算機(jī)學(xué)士學(xué)位，1994年獲東北大學(xué)通信與電子系統(tǒng)專業(yè)的碩士學(xué)位。從事電子科學(xué)與技術(shù)的研究及教學(xué)工作多年。出版《數(shù)字邏輯與數(shù)字系統(tǒng)》等6部教材，發(fā)表論文20余篇。

圖書(shū)目錄

第1章數(shù)字邏輯基礎(chǔ)
1.1 數(shù)制
1.1.1 十進(jìn)制數(shù)
1.1.2 二進(jìn)制數(shù)
1.1.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)
1.1.4 數(shù)制間的轉(zhuǎn)換
1.2 常用編碼
1.2.1 十進(jìn)制編碼
1.2.2 循環(huán)碼
1.2.3 ASCII碼
1.2.4 奇偶校驗(yàn)碼
1.3 二進(jìn)制數(shù)運(yùn)算
1.3.1 二進(jìn)制數(shù)的表示方法
1.3.2 二進(jìn)制數(shù)的加法和減法運(yùn)算
1.4 邏輯代數(shù)基礎(chǔ)
1.4.1 邏輯變量和邏輯函數(shù)
1.4.2 基本邏輯運(yùn)算和基本邏輯門
1.4.3 邏輯代數(shù)的基本公式和常用公式
1.4.4 邏輯函數(shù)的表示方法
1.4.5 邏輯函數(shù)的化簡(jiǎn)方法
習(xí)題
第2章可編程邏輯器件基礎(chǔ)
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的分類
2.1.2 可編程邏輯器件的邏輯表示
2.2 復(fù)雜可編程邏輯器件
2.2.1 Altera公司的復(fù)雜可編程邏輯器件EPM240簡(jiǎn)介
2.2.2 Xilinx公司的復(fù)雜可編程邏輯器件XC9572簡(jiǎn)介
2.3 現(xiàn)場(chǎng)可編程門陣列
2.3.1 Altera公司的Cyclone IVE系列EP4CE6簡(jiǎn)介
2.3.2 Xilinx公司的Artix-7系列XC7A100T簡(jiǎn)介
2.4 復(fù)雜可編程邏輯器件或現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)流程習(xí)題
第3章硬件描述語(yǔ)言Verilog HDL基礎(chǔ)
3.1 硬件描述語(yǔ)言概述
3.2 Verilog語(yǔ)言基本概念
3.2.1 Verilog程序基本結(jié)構(gòu)
3.2.2 Verilog語(yǔ)言要素
3.2.3 Verilog運(yùn)算符
3.3 Verilog行為語(yǔ)句
3.3.1 賦值語(yǔ)句
3.3.2 條件語(yǔ)句
3.3.3 循環(huán)語(yǔ)句
3.4 Verilog語(yǔ)言的描述語(yǔ)句
3.5 Verilog仿真驗(yàn)證
3.6 Verilog關(guān)鍵字
習(xí)題
第4章組合邏輯電路
4.1 組合邏輯電路特點(diǎn)
4.2 門電路構(gòu)成的組合電路的分析與設(shè)計(jì)
4.2.1 分析方法