數(shù)字信號處理系統(tǒng)設計

第1章緒論
1.1引言
1.2數(shù)字信號處理方法
1.2.1FFT算法
1.2.2FIR濾波器的基本結構
1.2.3IIR數(shù)字濾波器的基本結構
1.3數(shù)字信號處理系統(tǒng)
1.3.1數(shù)字信號處理系統(tǒng)的組成
1.3.2數(shù)字信號處理系統(tǒng)的設計
第2章高速數(shù)據(jù)采集技術
2.1概述
2.1.1模/數(shù)轉換的目的
2.1.2模/數(shù)轉換器的術語
2.2運算放大器與電壓比較器
2.2.1運算放大器
2.2.2電壓比較器
2.3模/數(shù)轉換器
2.3.1模/數(shù)轉換器基本原理
2.3.2模/數(shù)轉換器性能指標
2.3.3模/數(shù)轉換器的設計
2.4模擬/數(shù)字電源設計
2.4.1電源設計的目的
2.4.2模擬/數(shù)字部分電源設計
第3章半導體存儲器
3.1概述
3.1.1半導體存儲器的分類
3.1.2半導體存儲器的指標
3.2只讀存儲器
3.2.1電可擦除可編程存儲器
3.2.2閃爍存儲器
3.3隨機存取存儲器
3.3.1靜態(tài)隨機存取存儲器
3.3.2動態(tài)隨機存取存儲器
3.4存儲器硬件設計
3.4.1DDR-Ⅱ DRAM存儲器硬件設計
3.4.2QDR SRAM存儲器硬件設計
第4章高速數(shù)據(jù)通信技術
4.1概述
4.1.1數(shù)據(jù)通信技術分類
4.1.2數(shù)據(jù)通信的主要性能參數(shù)
4.1.3高速數(shù)據(jù)通信技術及其發(fā)展趨勢
4.2LVDS協(xié)議標準
4.2.1LVDS協(xié)議標準
4.2.2LVDS特點
4.3PCI Express總線標準
4.3.1PCI Express總線概述
4.3.2PCI Express總線的特點
4.3.3PCI Express總線數(shù)據(jù)傳輸過程
4.4SRIO總線標準
4.4.1SRIO總線概述
4.4.2SRIO總線的特點
4.4.3SRIO總線數(shù)據(jù)傳輸過程
第5章DSP技術
5.1概述
5.1.1DSP芯片的發(fā)展歷史
5.1.2DSP系統(tǒng)
5.2DSP芯片硬件結構
5.2.1中央處理器
5.2.2存儲空間
5.2.3外設及接口
5.2.4TMS320C6678DSP芯片架構
5.3DSP芯片設計
5.3.1DSP芯片硬件設計
5.3.2DSP芯片軟件設計
第6章可編程邏輯技術
6.1概述
6.1.1電子設計自動化技術和可編程邏輯器件的發(fā)展
6.1.2可編程邏輯器件設計流程簡介
6.2可編程邏輯器件基本結構
6.2.1CPLD的基本結構
6.2.2FPGA的基本結構
6.3DSP芯片與FPGA
6.3.1DSP芯片與FPGA性能比較
6.3.2如何進行DSP芯片和FPGA方案選擇
6.4可編程邏輯器件發(fā)展趨勢
6.4.1嵌入式硬件資源
6.4.2IP軟核資源
6.5硬件描述語言
6.5.1VHDL簡介
6.5.2Verilog HDL簡介
6.5.3Verilog HDL與VHDL的比較
第7章電磁兼容與印刷電路板
7.1PCB與EMC
7.1.1導線和PCB走線
7.1.2電阻
7.1.3電容器
7.1.4電感
7.1.5變壓器
7.2信號完整性與串擾
7.2.1信號完整性的要求
7.2.2串擾
7.2.33-W原則
7.3傳輸線與端接技術
7.3.1傳輸線效應
7.3.2端接方法
7.4接地與疊層
7.4.1接地的意義
7.4.2接地方法
7.4.3印刷電路板疊層
7.5旁路與去耦
7.5.1并聯(lián)電容器
7.5.2電源層和接地層電容
參考文獻