Xilinx FPGA伴你玩轉(zhuǎn)USB3.0與LVDS

Contents

目錄


第1章FPGA、USB與LVDS概述

1.1FPGA發(fā)展概述

1.2FPGA的優(yōu)勢

1.3FPGA應(yīng)用領(lǐng)域

1.4FPGA開發(fā)流程

1.5USB接口概述

1.6LVDS接口概述

第2章實驗平臺板級電路詳解

2.1板級電路整體架構(gòu)

2.2電源電路

2.3FPGA時鐘與復(fù)位電路

2.3.1FPGA時鐘晶振電路

2.3.2FPGA復(fù)位電路

2.4FPGA配置電路

2.5FPGA供電電路

2.6DDR3芯片電路

2.7UART芯片電路

2.8LVDS接口電路

2.9USB 3.0控制器FX3電路

2.10其他接口電路

2.11FPGA引腳定義

第3章軟件安裝與配置

3.1Xilinx賬戶注冊與Vivado軟件下載

3.1.1Xilinx賬戶注冊

3.1.2Vivado下載
3.2Vivado安裝與免費License申請

3.2.1Vivado安裝

3.2.2免費License申請

3.3文本編輯器Notepad++安裝

3.4Vivado中使用Notepad++的關(guān)聯(lián)設(shè)置

3.5串口芯片驅(qū)動安裝

3.5.1驅(qū)動安裝

3.5.2設(shè)備識別

3.6USB 3.0控制器FX3的SDK安裝

3.7USB 3.0控制器FX3的驅(qū)動安裝

3.7.1PC與開發(fā)板的USB 3.0連接

3.7.2PC與USB連接

3.7.3USB 3.0控制器FX3驅(qū)動安裝

Xilinx FPGA伴你玩轉(zhuǎn)USB 3.0與LVDS


第4章第一個例程與FPGA的下載配置

4.1流水燈實例

4.1.1功能概述

4.1.2新建Vivado工程

4.1.3創(chuàng)建工程源碼、約束和仿真文件

4.1.4功能仿真

4.1.5編譯

4.2Xilinx 7系列FPGA配置概述

4.2.1不同配置模式的選擇

4.2.2FPGA配置比特流的大小

4.2.3FPGA加載配置方式選擇

4.2.4配置引腳功能定義

4.3XADC溫度監(jiān)控界面

4.4bit文件的FPGA在線燒錄

4.5mcs文件的QSPI Flash固化

4.5.1FPGA配置設(shè)置選項

4.5.2生成mcs文件

4.5.3下載mcs件

第5章基礎(chǔ)外設(shè)實例

5.1撥碼開關(guān)的LED控制實例

5.2PLL配置實例

5.3用戶自定義IP核

5.3.1創(chuàng)建IP核

5.3.2移植IP核

5.3.3配置、例化IP核

5.4UART的loopback實例

5.4.1功能概述

5.4.2代碼解析

5.4.3板級調(diào)試

5.5MicroBlaze的Hello World實驗

5.5.1功能概述

5.5.2MicroBlaze系統(tǒng)IP核配置

5.5.3MicroBlaze處理器軟件工程創(chuàng)建

5.5.4板級調(diào)試

第6章基于FPGA的DDR3存儲器控制實例

6．1DDR3 IP核配置與仿真

6．1．1DDR3 IP核概述

6．1．2DDR3 IP核配置

6．1．3DDR3 IP核仿真

6．2基于在線邏輯分析儀監(jiān)控的DDR3數(shù)據(jù)讀/寫

6．2．1功能概述

6．2．2DDR3控制器IP接口時序解析

6．2．3代碼解析

6．2．4在線邏輯分析儀配置

6．2．5在線邏輯分析儀調(diào)試

6．3基于UART命令的DDR3數(shù)據(jù)讀/寫

6．3．1功能概述

6．3．2代碼解析

6．3．3板級調(diào)試

第7章USB 3．0控制器FX3實例

7．1基于FX3內(nèi)部DMA的USB傳輸loopback實例

7．1．1功能概述

7．1．2固件編譯與固化文件生成

7．1．3硬件連接與設(shè)備識別

7．1．4FX3的USB Boot加載

7．1．5板級調(diào)試

7．2FX3的SPI Flash代碼固化

7．2．1啟動設(shè)置

7．2．2SPI Flash固化

7．3基于FX3內(nèi)部DMA的USB數(shù)據(jù)吞吐量測試

7．3．1硬件連接

7．3．2FX3的USB Boot加載

7．3．3FX3的基本Streamer功能演示

7．4基于FX3的UVC(USB Video Class)傳輸協(xié)議實例

7．4．1硬件連接

7．4．2FX3的USB Boot加載

7．4．3UVC設(shè)備識別

7．5FX3固件SlaveFIFO配置修改說明

7．5．1功能概述

7．5．2GPIF Ⅱ Designer開啟與工程加載

7．5．3GPIF Ⅱ接口配置與工程編譯

7．5．4IDE下firmware工程加載

7．5．5IDE下firmware工程編譯

7．6基于FPGAFX3 SlaveFIFO接口的loopback實例

7．6．1功能概述

7．6．2Firmware下載

7．6．3FPGA代碼解析

7．6．4ILA在線邏輯分析儀查看接口時序

7．7基于FPGAFX3 SlaveFIFO接口的StreamOUT實例

7．7．1功能概述

7．7．2Firmware下載

7．7．3FPGA代碼解析

7．7．4ILA在線邏輯分析儀查看接口時序

7．7．5Streamer中查看數(shù)據(jù)吞吐量

7．8基于FPGAFX3 SlaveFIFO接口的StreamIN實例

7．8．1功能概述

7．8．2Firmware下載

7．8．3FPGA代碼解析

7．8．4ILA在線邏輯分析儀查看接口時序

7．8．5Streamer工具測試數(shù)據(jù)吞吐量

第8章LVDS收發(fā)傳輸實例

8．1LVDS數(shù)據(jù)收發(fā)實例

8．1．1功能概述

8．1．2bit align處理

8．1．3代碼解析

8．1．4裝配說明

8．1．5板級調(diào)試

8．2帶CRC校驗的LVDS數(shù)據(jù)收發(fā)實例

8．2．1功能概述

8．2．2CRC校驗基本原理

8．2．3CRC8檢驗代碼生成

8．2．4代碼解析

8．2．5裝配說明

8．2．6板級調(diào)試

參考文獻(xiàn)