嵌入式系統(tǒng)：從SoC芯片到系統(tǒng)（第2版）

目 錄
第1章 嵌入式系統(tǒng)概況\t1
1．1 什么是嵌入式系統(tǒng)\t1
1．2 嵌入式系統(tǒng)的應(yīng)用與分類\t2
1．2．1 基于實(shí)時(shí)性的分類\t2
1．2．2 基于應(yīng)用的分類\t2
1．2．3 移動互聯(lián)網(wǎng)\t3
1．2．4 物聯(lián)網(wǎng)\t4
1．3 嵌入式系統(tǒng)的產(chǎn)業(yè)鏈\t6
1．4 嵌入式系統(tǒng)的知識體系\t7
1．5 案例：MP3播放器\t9
思考題\t10
擴(kuò)展閱讀\t11
第2章 嵌入式系統(tǒng)中SoC的硬件架構(gòu)\t12
2．1 SoC硬件架構(gòu)概述\t12
2．2 互聯(lián)結(jié)構(gòu)\t15
2．2．1 常見互聯(lián)結(jié)構(gòu)分類\t15
2．2．2 地址空間\t20
2．2．3 常見互聯(lián)結(jié)構(gòu)接口協(xié)議\t23
2．3 中央處理器\t32
2．4 中斷控制器\t32
2．5 存儲系統(tǒng)\t34
2．6 直接存儲器訪問（DMA）\t35
2．6．1 scatter-gather DMA\t36
2．6．2 SEP4020芯片中的DMA控制器\t37
2．6．3 DMAC驅(qū)動\t40
2．7 外設(shè)接口控制器\t40
2．7．1 高速通信接口控制器\t40
2．7．2 低速通信接口控制器\t41
2．7．3 人機(jī)界面控制器\t41
2．8 案例：SoC架構(gòu)設(shè)計(jì)\t41
2．8．1 S3C44B0X\t41
2．8．2 S3C6410\t42
2．8．3 OMAP3530\t43
2．8．4 SEP4020\t43
2．8．5 SEP6200\t44
思考題\t47
擴(kuò)展閱讀\t47
第3章 嵌入式系統(tǒng)的開發(fā)和調(diào)試\t48
3．1 嵌入式系統(tǒng)的一般開發(fā)過程\t48
3．1．1 交叉編譯\t49
3．1．2 鏈接\t50
3．1．3 調(diào)試\t50
3．2 調(diào)試方式介紹\t51
3．2．1 模擬器\t53
3．2．2 駐留監(jiān)控軟件\t60
3．2．3 在線仿真調(diào)試\t62
3．2．4 片上在線仿真調(diào)試\t62
3．2．5 跟蹤（Trace）技術(shù)\t63
3．2．6* CoreSight調(diào)試與跟蹤技術(shù)簡介\t65
3．3 基于JTAG接口的片上在線仿真\t70
3．3．1 JTAG簡介\t70
3．3．2 基于JTAG的片上在線仿真的系統(tǒng)結(jié)構(gòu)\t75
3．3．3* ARM7TDMI內(nèi)核調(diào)試原理\t76
3．4 ARM的集成開發(fā)環(huán)境\t82
3．4．1 ADS集成開發(fā)環(huán)境\t83
3．4．2 DS-5集成開發(fā)環(huán)境\t83
3．4．3 MDK集成開發(fā)環(huán)境\t89
3．5 嵌入式軟件的執(zhí)行鏡像與啟動過程\t94
3．5．1 ARM鏈接器的輸出文件的加載視圖與執(zhí)行視圖\t95
3．5．2 基于ROM的程序執(zhí)行\(zhòng)t97
3．5．3 基于RAM的程序執(zhí)行\(zhòng)t97
3．5．4 ROM/RAM重映射\t98
思考題\t98
擴(kuò)展閱讀\t98
第4章 SoC中的CPU內(nèi)核\t100
4．1 CPU的基本概念\t100
4．1．1 CPU的發(fā)展\t100
4．1．2 復(fù)雜指令集（CISC）與精簡指令集（RISC）\t103
4．1．3 CPU的流水線技術(shù)\t104
4．1．4* CPU的分支預(yù)測技術(shù)\t106
4．1．5* 亂序超標(biāo)量處理器\t110
4．1．6* SIMD和向量處理器\t114
4．1．7* VLIW處理器\t115
4．1．8* EPIC處理器\t116
4．2 ARM內(nèi)核\t116
4．2．1 ARM介紹\t116
4．2．2 ARM7TDMI編程模型\t121
4．2．3 ARM7TDMI的指令集\t131
4．2．4 ARM7TDMI匯編語言\t143
4．2．5 ARM7TDMI異常處理\t146
4．2．6 ARM匯編程序與C程序\t153
4．2．7* ARM處理器的多核技術(shù)\t158
4．2．8* ARM處理器的最新發(fā)展\t164
4．3* 其他CPU介紹\t169
4．3．1 MIPS體系架構(gòu)\t170
4．3．2 龍芯處理器\t175
4．3．3 UniCore-2 處理器\t178
4．4* 其他類型的計(jì)算引擎\t181
4．4．1* GPU\t181
4．4．2* 可重構(gòu)計(jì)算\t187
案例：REMUS-II粗粒度可重構(gòu)計(jì)算架構(gòu)\t196
思考題\t201
擴(kuò)展閱讀\t202
第5章 存儲子系統(tǒng)\t203
5．1 存儲子系統(tǒng)概述\t203
5．2 高速緩存Cache\t204
5．2．1 Cache的基本組成\t204
5．2．2 Cache的基本原理\t206
5．2．3* Cache缺失與訪問沖突\t212
5．2．4* Cache一致性問題\t216
5．2．5 Cache和SPM的比較\t218
5．2．6* ARM Cortex A8處理器的Cache架構(gòu)\t221
5．3 虛擬存儲器\t222
5．3．1 虛擬內(nèi)存技術(shù)的基本原理\t222
5．3．2 虛實(shí)地址映射與轉(zhuǎn)換\t224
5．3．3 快速地址轉(zhuǎn)換技術(shù)\t227
5．3．4 地址保護(hù)機(jī)制\t228
5．3．5 處理缺頁和TLB缺失\t230
5．3．6 ARM Cortex A系列處理器的虛存管理\t230
5．4 片外存儲器\t234
5．4．1 靜態(tài)隨機(jī)存儲器（SRAM）\t235
5．4．2 動態(tài)隨機(jī)存儲器（DRAM）\t237
5．4．3 非易失性存儲器\t250
5．5 外部存儲器接口\t258
5．5．1 SEP4020芯片的外部存儲器接口EMI\t258
5．5．2 SEP4020芯片EMI的初始化與配置\t261
5．5．3 OMAP4460處理器的外部存儲器接口\t266
5．6* 存儲子系統(tǒng)優(yōu)化技術(shù)\t267
5．6．1 存儲子系統(tǒng)的技術(shù)指標(biāo)\t267
5．6．2 DDR控制器的優(yōu)化\t271
5．6．3 片上存儲器布局優(yōu)化技術(shù)\t276
案例：高能效高清媒體處理器的訪存QoS\t279
思考題\t284
擴(kuò)展閱讀\t285
第6章 外設(shè)接口\t288
6．1 低速通信接口\t288
6．1．1 異步串行通信UART\t288
6．1．2 同步串行通信\t294
6．2 高速通信接口\t299
6．2．1 通用串行總線USB\t299
6．2．2* 10/100M以太網(wǎng)MAC網(wǎng)絡(luò)接口\t304
6．3 人機(jī)接口\t313
6．3．1 液晶顯示器接口\t313
6．3．2 音頻接口\t322
6．3．3 觸摸屏接口\t326
6．4 定時(shí)器\t332
6．4．1 通用定時(shí)器\t332
6．4．2 RTC\t333
思考題\t335
擴(kuò)展閱讀\t336
第7章 嵌入式系統(tǒng)軟件概述\t337
7．1 嵌入式系統(tǒng)的軟件框架\t337
7．1．1 嵌入式系統(tǒng)軟件所面臨的挑戰(zhàn)\t337
7．1．2 嵌入式軟件的層次框架\t338
7．2 嵌入式操作系統(tǒng)的基本原理\t340
7．2．1 嵌入式操作系統(tǒng)簡介\t340
7．2．2 嵌入式操作系統(tǒng)的內(nèi)核\t341
7．2．3 任務(wù)管理與調(diào)度\t342
7．2．4 任務(wù)間通信\t348
7．2．5 中斷管理\t350
7．3* Android操作系統(tǒng)簡介\t356
7．3．1 Android操作系統(tǒng)的層次\t357
7．3．2 Android虛擬機(jī)\t358
7．3．3 Android的任務(wù)間通信機(jī)制\t366
7．3．4 Android的安全機(jī)制\t371
案例：基于SEP4020的EPOS軟件平臺設(shè)計(jì)\t375
思考題\t378
擴(kuò)展閱讀\t378
第8章 嵌入式系統(tǒng)功耗優(yōu)化\t380
8．1 嵌入式系統(tǒng)功耗優(yōu)化概述\t380
8．1．1 嵌入式系統(tǒng)的功耗問題\t380
8．1．2 SoC芯片級功耗優(yōu)化\t381
8．1．3 嵌入式系統(tǒng)級功耗優(yōu)化\t385
8．2 SoC芯片級低功耗設(shè)計(jì)方法\t386
8．2．1 時(shí)鐘門控\t387
8．2．2 多電壓域技術(shù)\t389
8．2．3 電源門控技術(shù)\t390
8．2．4* 動態(tài)電壓頻率調(diào)節(jié)和自適應(yīng)調(diào)節(jié)\t392
案例：SoC芯片低功耗設(shè)計(jì)\t397
8．3 嵌入式系統(tǒng)級低功耗設(shè)計(jì)方法\t400
8．3．1 嵌入式系統(tǒng)級功耗優(yōu)化技術(shù)介紹\t400
8．3．2 動態(tài)電源管理DPM\t401
8．3．3 動態(tài)電壓調(diào)節(jié)DVS\t403
8．3．4 動態(tài)電壓頻率調(diào)節(jié)DVFS\t405
案例：整機(jī)系統(tǒng)級低功耗設(shè)計(jì)\t407
思考題\t412
擴(kuò)展閱讀\t412