數(shù)字電子技術(shù)

第1章 數(shù)制和編碼
1．1 數(shù)字電子技術(shù)概述
1．2 進(jìn)位計(jì)數(shù)制
1．2．1 基數(shù)和權(quán)
1．2．2 幾種常用的進(jìn)位計(jì)數(shù)制
1．3 不同進(jìn)位計(jì)數(shù)制間的轉(zhuǎn)換
1．3．1 將非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)
1．3．2 將十進(jìn)制數(shù)轉(zhuǎn)換成非十進(jìn)制數(shù)
1．3．3 非十進(jìn)制數(shù)之間的轉(zhuǎn)換
1．4 二進(jìn)制數(shù)的運(yùn)算
1．4．1 加法運(yùn)算
1．4．2 減法運(yùn)算
1．4．3 乘法運(yùn)算
1．4．4 除法運(yùn)算
1．5 常用的幾種編碼
1．5．1 ASCII碼
1．5．2 十進(jìn)制數(shù)的編碼表示
1．5．3 漢字字符編碼
1．5．4 循環(huán)碼
1．5．5 校驗(yàn)碼
本章小結(jié)
習(xí)題1
第2章 邏輯代數(shù)基礎(chǔ)及邏輯門
2．1 邏輯代數(shù)基本運(yùn)算及門電路
2．1．1 與運(yùn)算及與門
2．1．2 或運(yùn)算及或門
2．1．3 非運(yùn)算及非門
2．1．4 復(fù)合邏輯運(yùn)算及組合門
2．1．5 其他類型的TTL和CMOS集成門
2．1．6 集成門電路在使用中存在的實(shí)際問題
2．1．7 門的性能及參數(shù)
2．2 邏輯代數(shù)的基本公式和規(guī)則
2．2．1 邏輯代數(shù)的基本公式
2．2．2 邏輯代數(shù)的重要規(guī)則
2．3 邏輯表達(dá)式的變換
2．3．1 邏輯運(yùn)算符的完備性
2．3．2 邏輯表達(dá)式的變換
2．4 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式
2．4．1 最小項(xiàng)和最小項(xiàng)表達(dá)式
2．4．2 最大項(xiàng)和最大項(xiàng)表達(dá)式
2．5 邏輯函數(shù)的化簡(jiǎn)
2．5．1 邏輯代數(shù)化簡(jiǎn)法
2．5．2 卡諾圖化簡(jiǎn)法
2．5．3 包含無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)
2．5．4 多輸出邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3．1 概述
3．2 組合邏輯電路的分析與設(shè)計(jì)
3．2．1 組合邏輯電路的分析
3．2．2 組合邏輯電路的設(shè)計(jì)
3．2．3 組合邏輯電路設(shè)計(jì)中的幾個(gè)問題
3．3 常用的組合邏輯電路
3．3．1 編碼器
3．3．2 譯碼器
3．3．3 數(shù)據(jù)選擇器
3．3．4 數(shù)值比較器
3．3．5 加法器
3．4 組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)
3．4．1 競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象
3．4．2 判斷競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象的方法
3．4．3 消除競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象的方法
本章小結(jié)
習(xí)題3
第4章 觸發(fā)器
4．1 概述
4．1．1 觸發(fā)器的描述方法
4．1．2 RS鎖存器
4．2 觸發(fā)器的電路結(jié)構(gòu)及動(dòng)作特點(diǎn)
4．2．1 電平觸發(fā)的觸發(fā)器
4．2．2 脈沖觸發(fā)的觸發(fā)器
4．2．3 邊沿觸發(fā)的觸發(fā)器
4．3 觸發(fā)器的邏輯功能及相互轉(zhuǎn)換
4．3．1 RS觸發(fā)器
4．3．2 JK觸發(fā)器
4．3．3 D觸發(fā)器
4．3．4 T觸發(fā)器
4．3．5 T'觸發(fā)器
4．3．6 不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換
*4．4 觸發(fā)器的動(dòng)態(tài)特性
4．4．1 RS鎖存器的時(shí)間特性
4．4．2 主從觸發(fā)器的時(shí)間特性
4．4．3 維持阻塞觸發(fā)器的時(shí)間特性
4．4．4 邊沿D觸發(fā)器7474的時(shí)間特性
本章小結(jié)
習(xí)題4
第5章 時(shí)序邏輯電路
5．1 概述
5．1．1 時(shí)序邏輯電路的組成
5．1．2 描述時(shí)序邏輯電路的邏輯工具
5．2 時(shí)序邏輯電路的分析
5．2．1 同步時(shí)序邏輯電路的分析方法
5．2．2 異步時(shí)序邏輯電路的分析方法
5．3 常用的集成時(shí)序邏輯電路
5．3．1 寄存器與移位寄存器
5．3．2 計(jì)數(shù)器
5．4 時(shí)序邏輯電路的設(shè)計(jì)方法
5．4．1 同步時(shí)序邏輯電路的設(shè)計(jì)
5．4．2 同步時(shí)序電路設(shè)計(jì)舉例
5．4．3 異步時(shí)序電路的設(shè)計(jì)
本章小結(jié)
習(xí)題5
第6章 半導(dǎo)體存儲(chǔ)器
6．1 概述
6．1．1 存儲(chǔ)器的技術(shù)指標(biāo)
6．1．2 半導(dǎo)體存儲(chǔ)器的分類
6．2 隨機(jī)存儲(chǔ)器
6．2．1 RAM的基本組成
6．2．2 RAM存儲(chǔ)單元電路
6．3 只讀存儲(chǔ)器
6．3．1 只讀存儲(chǔ)器的組成
6．3．2 掩模只讀存儲(chǔ)器（MROM）
6．3．3 一次可編程只讀存儲(chǔ)器（PROM）
6．3．4 可擦除可編程只讀存儲(chǔ)器（EPROM）
6．3．5 電可擦除可編程只讀存儲(chǔ)器（E2PROM）
6．3．6 快閃存儲(chǔ)器（Flash Memory）
6．3．7 ROM應(yīng)用舉例
6．4 存儲(chǔ)器芯片容量的擴(kuò)展
6．4．1 字?jǐn)U展
6．4．2 位擴(kuò)展
本章小結(jié)
習(xí)題6
第7章 脈沖波形的產(chǎn)生與整形
7．1 概述
7．2 555定時(shí)器
7．2．1 555定時(shí)器電路的組成
7．2．2 555定時(shí)器的功能
7．3 旅密特觸發(fā)器
7．3．1 由門電路構(gòu)成的施密特觸發(fā)器
7．3．2 由555定時(shí)器構(gòu)成的施密特觸發(fā)器
7．3．3 施密特觸發(fā)器的應(yīng)用
7．4 單穩(wěn)態(tài)觸發(fā)器
7．4．1 由門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7．4．2 由555定時(shí)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7．4．3 集成單穩(wěn)態(tài)觸發(fā)器
7．4．4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7．5 多諧振蕩器
7．5．1 由門電路構(gòu)成的多諧振蕩器
7．5．2 石英晶體振蕩器
7．5．3 由555定時(shí)器構(gòu)成的多諧振蕩器
7．5．4 多諧振蕩器的應(yīng)用
本章小結(jié)
習(xí)題7
第8章 數(shù)／模轉(zhuǎn)換器與模／數(shù)轉(zhuǎn)換器
8．1 概述
8．2 D／A轉(zhuǎn)換器
8．2．1 D／A轉(zhuǎn)換器的基本原理
8．2．2 典型的D／A轉(zhuǎn)換器
8．2．3 集成D／A轉(zhuǎn)換器（0832）應(yīng)用舉例
8．3 A／D轉(zhuǎn)換器
8．3．1 A／D轉(zhuǎn)換器的基本原理
8．3．2 典型的A／D轉(zhuǎn)換器
8．3．3 A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
8．3．4 集成A／D轉(zhuǎn)換器（0804）應(yīng)用舉例
本章小結(jié)
習(xí)題8
第9章 可編程邏輯器件
9．1 概述
9．1．1 PLD的基本結(jié)構(gòu)
9．1．2 PLD電路的表示方法
9．1．3 可編程邏輯器件的分類
9．2 可編程陣列邏輯（PAL）
9．3 通用陣列邏輯（GAL）
9．4 復(fù)雜的可編程邏輯器件（CPLD）
9．5 現(xiàn)場(chǎng)可編程門陣列（FPGA）
本章小結(jié)
習(xí)題9
參考文獻(xiàn)