數(shù)字電子技術基礎

第1章 數(shù)字邏輯基礎
1.1 幾種常用的數(shù)制
1.2 數(shù)制之間的相互轉(zhuǎn)換
1.2.1 十進制數(shù)轉(zhuǎn)換為二進制數(shù)
1.2.2 二進制數(shù)、十六進制數(shù)和八進制數(shù)之間的轉(zhuǎn)換
1.3 二進制數(shù)的算術運算
1.3.1 無符號二進制數(shù)的算術運算
1.3.2 帶符號二進制數(shù)的減法運算
1.4 二進制代碼
1.4.1 二一十進制碼
1.4.2 格雷碼
1.4.3 ASCII碼
1.5 二值邏輯變量與基本邏輯運算
1.6 邏輯代數(shù)基礎
1.6.1 邏輯代數(shù)的基本定律和公式
1.6.2 邏輯代數(shù)的基本規(guī)則
1.7 邏輯函數(shù)的表示方法
1.8 邏輯函數(shù)的化簡和變換
1.8.1 邏輯函數(shù)的公式化簡法
1.8.2 邏輯函數(shù)的卡諾圖化簡法
1.8.3 多個邏輯函數(shù)的整體化簡法
本章小結(jié)
習題
第2章 邏輯門電路
2.1 概述
2.1.1 數(shù)字集成電路簡介
2.1.2 正邏輯與負邏輯
2.1.3 標準高低電平的規(guī)定
2.2 分立元件基本邏輯門電路
2.2.1 二極管的開關特性
2.2.2 二極管與門電路
2.2.3 二極管或門電路
2.2.4 晶體管的開關特性
2.2.5 晶體管非門電路
2.3 TTL邏輯門電路
2.3.1 TTL非門的基本電路
2.3.2 TTL非門的外部特性與主要參數(shù)
2.3.3 其他類型的TTL門電路
2.4 CMOS邏輯門電路
2.4.1 MOS管的開關特性
2.4.2 CMOS非門的基本電路
2.4.3 CMOS非門的外部特性與主要參數(shù)
2.4.4 其他類型的CMOS門電路
2.5 砷化鎵邏輯門電路
2.6 各種門電路之間的接口問題
2.6.1 TTL與CMOS器件之間的接口
2.6.2 TTL和CMOS電路帶負載時的接口問題
2.6.3 門電路多余輸入端的處理
本章小結(jié)
習題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設計
3.3 組合邏輯電路中的競爭冒險
3.3.1 產(chǎn)生競爭冒險現(xiàn)象的原因
3.3.2 檢查競爭冒險現(xiàn)象的方法
3.3.3 消除競爭冒險現(xiàn)象的方法
3.4 幾種常用的組合邏輯電路
3.4.1 加法器
3.4.2 數(shù)值比較器
3.4.3 數(shù)據(jù)選擇器
3.4.4 編碼器
3.4.5 譯碼器
本章小結(jié)
習題
第4章 觸發(fā)器
4.1 RS鎖存器
4.1.1 RS鎖存器的電路結(jié)構
4.1.2 工作原理及邏輯功能
4.2 電平觸發(fā)的觸發(fā)器
4.2.1 電路結(jié)構
4.2.2 工作原理及邏輯功能
4.2.3 電平觸發(fā)D觸發(fā)器
4.2.4 電平觸發(fā)方式的工作特點
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 CMOS傳輸門構成的邊尚D觸發(fā)器
4.4.2 維持阻塞邊沿D觸發(fā)器
4.4.3 利用門電路傳輸延遲時間的邊沿JK觸發(fā)器
4.5 觸發(fā)器的邏輯功能及相互轉(zhuǎn)換
4.5.1 觸發(fā)器邏輯功能分類
4.5.2 觸發(fā)器功能轉(zhuǎn)換
4.5.3 觸發(fā)器的電氣特性
本章小結(jié)
習題
第5章 時序邏輯電路
5.1 時序邏輯電路概述
5.1.1 時序邏輯電路的模型
5.1.2 時序邏輯電路的分類
5.1.3 時序邏輯電路的功能描述
5.2 同步時序邏輯電路的分析
5.2.1 分析同步時序邏輯電路的一般步驟
5.2.2 同步時序邏輯電路分析舉例
5.3 同步時序邏輯電路的設計
5.3.1 設計同步時序邏輯電路的一般步驟
5.3.2 同步時序邏輯電路設計舉例
5.4 異步時序邏輯電路的分析
5.5 寄存器和移位寄存器
5.5.1 寄存器
5.5.2 移位寄存器
5.5.3 移位寄存器的應用
5.6 計數(shù)器
5.6.1 異步計數(shù)器
5.6.2 同步計數(shù)器
5.6.3 集成計數(shù)器
本章小結(jié)
習題
第6章 半導體存儲器與可編程邏輯器件
6.1 半導體存儲器
6.1.1 只讀存儲器
6.1.2 靜態(tài)隨機存儲器
6.1.3 動態(tài)隨機存儲器
6.1.4 存儲器的擴展
6.2 可編程邏輯器件
6.2.1 PLD的發(fā)展
6.2.2 PLD的分類
6.2.3 PLD的結(jié)構原理
6.2.4 低密度PLD的結(jié)構原理
6.2.5 CPLD的結(jié)構原理
6.2.6 FPGA的結(jié)構原理
本章小結(jié)
習題
第7章 脈沖波形的變換與產(chǎn)生
7.1 脈沖電路與脈沖信號概述
7.2 單穩(wěn)態(tài)觸發(fā)器
7.2.1 CMOS門電路構成的單穩(wěn)態(tài)觸發(fā)器
……
第8章 數(shù)／模與模／數(shù)轉(zhuǎn)換器
第9章 數(shù)字系統(tǒng)設計自動化EDA