異步電路設(shè)計(jì)

定　價(jià)：￥49.00

作　者：	（美）邁爾斯（Chris J.Myers）著李鵬譯
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	信息技術(shù)和電氣工程學(xué)科國(guó)際知名教材中譯本系列
標(biāo)　簽：	電子與通信基本電子電路

購(gòu)買這本書可以去

ISBN：	9787302319153	出版時(shí)間：	2013-09-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	316	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　當(dāng)異步電路在功耗和速度方面的優(yōu)勢(shì)得到重視后，其在商業(yè)上的重要性正在迅速增長(zhǎng)。現(xiàn)有書籍的主題往往集中于建模，《信息技術(shù)和電氣工程學(xué)科國(guó)際知名教材中譯本系列：異步電路設(shè)計(jì)》全面覆蓋了現(xiàn)代異步設(shè)計(jì)的方法，為學(xué)生和從業(yè)者提供了異步電路設(shè)計(jì)方面的專業(yè)信息。首先簡(jiǎn)單概述了主題，引入異步通信的概念并描述用VHDL規(guī)范異步設(shè)計(jì)的方法，然后具體展開(kāi)信道模型、通信協(xié)議、異步自動(dòng)機(jī)、延遲不敏感電路、定時(shí)電路以及異步驗(yàn)證等方面的內(nèi)容?！缎畔⒓夹g(shù)和電氣工程學(xué)科國(guó)際知名教材中譯本系列：異步電路設(shè)計(jì)》包括供進(jìn)一步自學(xué)所需的參考資料和測(cè)試的練習(xí)，附錄涵蓋基本集合理論和邏輯，并提供用于標(biāo)準(zhǔn)模擬器VHDL包?！缎畔⒓夹g(shù)和電氣工程學(xué)科國(guó)際知名教材中譯本系列：異步電路設(shè)計(jì)》對(duì)電子信息類專業(yè)的離年級(jí)本科生和研究生、工業(yè)界的從業(yè)設(shè)計(jì)師和開(kāi)發(fā)人員來(lái)說(shuō)是較重要的資源。原著者猶他州立大學(xué)電機(jī)工程學(xué)系Myers教授領(lǐng)導(dǎo)著全球唯一的專門研究定時(shí)電路的實(shí)驗(yàn)室，是此方面的權(quán)威；該實(shí)驗(yàn)室應(yīng)用定時(shí)電路設(shè)計(jì)技術(shù)開(kāi)發(fā)的RAPPID電路達(dá)到了很高的性能。

作者簡(jiǎn)介

暫缺《異步電路設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

1 緒論
1.1 問(wèn)題說(shuō)明
1.2 通信通道
1.3 通信協(xié)議
1.4 圖形表示
1.5 延遲不敏感電路
1.6 霍夫曼電路
1.7 馬勒電路
1.8 定時(shí)電路
1.9 驗(yàn)證
1.10 應(yīng)用
1.11 讓我們開(kāi)始
1.12 原始文獻(xiàn)
習(xí)題
2 通信通道
2.1 基本結(jié)構(gòu)
2.2 VHDL中的結(jié)構(gòu)建模
2.3 控制結(jié)構(gòu)
2.3.1 選擇
2.3.2 循環(huán)
2.4 死鎖
2.5 探查
2.6 并行通信
2.7 例子：MiniMIPS
2.7.1 VHDL規(guī)范
2.7.2 優(yōu)化的MiniMIPS
2.8 原始文獻(xiàn)
習(xí)題
3 通信協(xié)議
3.1 基本結(jié)構(gòu)
3.2 主動(dòng)和被動(dòng)端口
3.3 握手展開(kāi)
3.4 調(diào)序
3.5 狀態(tài)變量插入
3.6 數(shù)據(jù)編碼
3.7 例子：兩個(gè)酒鋪
3.8 語(yǔ)法制導(dǎo)的翻譯
3.9 原始文獻(xiàn)
習(xí)題
4 圖形表示
4.1 圖的基礎(chǔ)
4.2 異步有限狀態(tài)機(jī)
4.2.1 有限狀態(tài)機(jī)和流程表
4.2.2 猝發(fā)模式狀態(tài)機(jī)
4.2.3 擴(kuò)展猝發(fā)模式狀態(tài)機(jī)
4.3 Petri網(wǎng)
4.3.1 普通Petri網(wǎng)
4.3.2 信號(hào)轉(zhuǎn)換圖
4.4 定時(shí)事件／電平結(jié)構(gòu)
4.5 原始文獻(xiàn)
習(xí)題
5 霍夫曼電路
5.1 求解覆蓋問(wèn)題
5.1.1 矩陣簡(jiǎn)化技術(shù)
5.1.2 定界
5.1.3 終止
5.1.4 分支
5.2 狀態(tài)化簡(jiǎn)
5.2.1 尋找相容狀態(tài)對(duì)
5.2.2 尋找最大相容類
5.2.3 尋找質(zhì)相容類
5.2.4 建立覆蓋問(wèn)題
5.2.5 構(gòu)成簡(jiǎn)化的流程表
5.3 狀態(tài)賦值
5.3.1 劃分理論和狀態(tài)賦值
5.3.2 矩陣簡(jiǎn)化方法
5.3.3 尋找最大相交類
5.3.4 建立覆蓋問(wèn)題
5.3.5 用反饋的輸出作狀態(tài)變量
5.4 無(wú)冒險(xiǎn)兩級(jí)邏輯綜合
……
6 馬勒電路
7 定時(shí)電路
8 驗(yàn)證
9 應(yīng)用
附錄A VHDL包
附錄B 集合與關(guān)系
索引
參考文獻(xiàn)