計算機系統(tǒng)結(jié)構教程（第2版）

第1章計算機系統(tǒng)結(jié)構的基礎知識
1.1計算機系統(tǒng)結(jié)構的基本概念
1.1.1計算機系統(tǒng)的層次結(jié)構
1.1.2計算機系統(tǒng)結(jié)構的定義
1.1.3計算機組成和計算機實現(xiàn)
1.1.4計算機系統(tǒng)結(jié)構的分類
1.2計算機系統(tǒng)的設計
1.2.1計算機系統(tǒng)設計的定量原理
1.2.2計算機系統(tǒng)設計者的主要任務
1.2.3計算機系統(tǒng)設計的主要方法
1.3計算機系統(tǒng)的性能評測
1.4計算機系統(tǒng)結(jié)構的發(fā)展
1.4.1馮·諾依曼結(jié)構及其改進
1.4.2軟件對系統(tǒng)結(jié)構的影響
1.4.3器件發(fā)展對系統(tǒng)結(jié)構的影響
1.4.4應用對系統(tǒng)結(jié)構的影響
1.5計算機系統(tǒng)結(jié)構中并行性的發(fā)展
1.5.1并行性的概念
1.5.2提高并行性的技術途徑
1.5.3單機系統(tǒng)中并行性的發(fā)展
1.5.4多機系統(tǒng)中并行性的發(fā)展
1.5.5并行機的發(fā)展變化
習題
第2章指令系統(tǒng)的設計
2.1指令系統(tǒng)結(jié)構的分類
2.2尋址方式
2.3指令系統(tǒng)的設計和優(yōu)化
2.3.1指令系統(tǒng)設計的基本原則35目錄計算機系統(tǒng)結(jié)構教程(第2版)2.3.2控制指令
2.3.3指令操作碼的優(yōu)化
2.3.4指令字格式的優(yōu)化
2.4指令系統(tǒng)的發(fā)展和改進
2.4.1沿CISC方向發(fā)展和改進指令系統(tǒng)
2.4.2沿RISC方向發(fā)展和改進指令系統(tǒng)
2.5操作數(shù)的類型和大小
2.6MIPS指令系統(tǒng)結(jié)構
2.6.1MIPS的寄存器
2.6.2MIPS的數(shù)據(jù)表示
2.6.3MIPS的數(shù)據(jù)尋址方式
2.6.4MIPS的指令格式
2.6.5MIPS的操作
2.6.6MIPS的控制指令
2.6.7MIPS的浮點操作
習題
第3章流水線技術
3.1流水線的基本概念
3.1.1什么是流水線
3.1.2流水線的分類
3.2流水線的性能指標
3.2.1流水線的吞吐率
3.2.2流水線的加速比
3.2.3流水線的效率
3.2.4流水線的性能分析舉例
3.2.5流水線設計中的若干問題
3.3非線性流水線的調(diào)度
3.3.1單功能非線性流水線的最優(yōu)調(diào)度
3.3.2多功能非線性流水線的調(diào)度
3.4流水線的相關與沖突
3.4.1一條經(jīng)典的5段流水線
3.4.2相關與流水線沖突
3.5流水線的實現(xiàn)
3.5.1MIPS的一種簡單實現(xiàn)
3.5.2基本的MIPS流水線
習題
第4章向量處理機
4.1向量的處理方式
4.2向量處理機的結(jié)構
4.2.1"存儲器存儲器"結(jié)構
4.2.2"寄存器寄存器"結(jié)構
4.3提高向量處理機性能的常用技術
4.3.1設置多個功能部件
4.3.2鏈接技術
4.3.3分段開采技術
4.3.4采用多處理機系統(tǒng)
4.4向量處理機的性能評價
4.4.1向量指令的處理時間Tvp
4.4.2最大性能R∞和半性能向量長度n1/
4.4.3向量長度臨界值n ?瘙 經(jīng)
4.5向量處理機實例
4.5.1具有代表性的向量處理機
4.5.2Cray YMP和C
4.5.3NEC SXX
習題
第5章指令級并行及其開發(fā)--硬件方法
5.1指令級并行的概念
5.2相關與指令級并行
5.3指令的動態(tài)調(diào)度
5.3.1動態(tài)調(diào)度的基本思想
5.3.2記分牌動態(tài)調(diào)度方法
5.3.3Tomasulo算法
5.4動態(tài)分支預測技術
5.4.1采用分支歷史表
5.4.2采用分支目標緩沖器
5.4.3基于硬件的前瞻執(zhí)行
5.5多指令流出技術
5.5.1基于靜態(tài)調(diào)度的多流出技術
5.5.2基于動態(tài)調(diào)度的多流出技術
5.5.3超長指令字技術
5.5.4多流出處理器受到的限制
5.5.5超流水線處理機
習題
第6章指令級并行的開發(fā)--軟件方法
6.1基本指令調(diào)度和循環(huán)展開
6.1.1指令調(diào)度的基本方法
6.1.2循環(huán)展開
6.2跨越基本塊的靜態(tài)指令調(diào)度
6.2.1全局指令調(diào)度
6.2.2蹤跡調(diào)度
6.2.3超塊調(diào)度
6.3靜態(tài)多指令流出: VLIW技術
6.4顯式并行指令計算
6.4.1非綁定分支
6.4.2謂詞執(zhí)行
6.4.3前瞻執(zhí)行
6.5開發(fā)更多的指令級并行
6.5.1挖掘更多的循環(huán)級并行
6.5.2軟流水
6.6實例: IA64體系結(jié)構
6.6.1IA64的指令格式
6.6.2IA64的謂詞執(zhí)行機制
6.6.3IA64的前瞻執(zhí)行機制
習題
第7章存儲系統(tǒng)
7.1存儲系統(tǒng)的層次結(jié)構
7.1.1存儲系統(tǒng)的層次結(jié)構概述
7.1.2存儲系統(tǒng)的性能參數(shù)
7.1.3三級存儲系統(tǒng)
7.1.4存儲層次的4個問題
7.2Cache的基本知識
7.2.1基本結(jié)構和原理
7.2.2映像規(guī)則
7.2.3查找方法
7.2.4Cache的工作過程
7.2.5替換算法
7.2.6寫策略
7.2.7Cache性能分析
7.2.8改進Cache性能
7.3降低Cache的不命中率
7.3.1三種類型的不命中
7.3.2增加Cache塊大小
7.3.3增加Cache的容量
7.3.4提高相聯(lián)度
7.3.5偽相聯(lián)Cache
7.3.6硬件預取
7.3.7編譯器控制的預取
7.3.8編譯優(yōu)化
7.3.9"犧牲"Cache
7.4減少Cache不命中開銷
7.4.1采用兩級Cache
7.4.2讓讀不命中優(yōu)先于寫
7.4.3寫緩沖合并
7.4.4請求字處理技術
7.4.5非阻塞Cache技術
7.5減少命中時間
7.5.1容量小、結(jié)構簡單的Cache
7.5.2虛擬Cache
7.5.3Cache訪問流水化
7.5.4蹤跡Cache
7.5.5Cache優(yōu)化技術總結(jié)
7.6并行主存系統(tǒng)
7.6.1單體多字存儲器
7.6.2多體交叉存儲器
7.6.3避免存儲體沖突
7.7虛擬存儲器
7.7.1基本概念
7.7.2快速地址轉(zhuǎn)換技術
7.7.3頁式虛擬存儲器實例: 64位Opteron的存儲管理
7.8實例: AMD Opteron的存儲器層次結(jié)構
習題
第8章輸入輸出系統(tǒng)
8.1I/O系統(tǒng)的性能
8.2I/O系統(tǒng)的可靠性、可用性和可信性
8.3廉價磁盤冗余陣列
8.3.1RAID
8.3.2RAID1
8.3.3RAID2
8.3.4RAID
8.3.5RAID
8.3.6RAID
8.3.7RAID
8.3.8RAID10與RAID
8.3.9RAID的實現(xiàn)與發(fā)展
8.4總線
8.4.1總線的設計
8.4.2總線標準和實例
8.4.3與CPU的連接
8.5通道處理機
8.5.1通道的作用和功能
8.5.2通道的工作過程
8.5.3通道種類
8.5.4通道流量分析
8.6I/O與操作系統(tǒng)
8.6.1DMA和虛擬存儲器
8.6.2I/O和Cache數(shù)據(jù)一致性
習題
第9章互連網(wǎng)絡
9.1互連函數(shù)
9.1.1互連函數(shù)的表示方法
9.1.2幾種基本的互連函數(shù)
9.2互連網(wǎng)絡的結(jié)構參數(shù)與性能指標
9.2.1互連網(wǎng)絡的結(jié)構參數(shù)
9.2.2互連網(wǎng)絡的性能指標
9.3靜態(tài)互連網(wǎng)絡
9.4動態(tài)互連網(wǎng)絡
9.4.1總線網(wǎng)絡
9.4.2交叉開關網(wǎng)絡
9.4.3多級互連網(wǎng)絡
9.4.4動態(tài)互連網(wǎng)絡的比較
9.5消息傳遞機制
9.5.1消息尋徑方案
9.5.2死鎖與虛擬通道
9.5.3流控制策略
9.5.4選播和廣播尋徑算法
習題
第10章多處理機
10.1引言
10.1.1并行計算機系統(tǒng)結(jié)構的分類
10.1.2存儲器系統(tǒng)結(jié)構和通信機制
10.1.3并行處理面臨的挑戰(zhàn)
10.2對稱式共享存儲器的系統(tǒng)結(jié)構
10.2.1多處理機Cache一致性
10.2.2實現(xiàn)一致性的基本方案
10.2.3監(jiān)聽協(xié)議的實現(xiàn)
10.3分布式共享存儲器的系統(tǒng)結(jié)構
10.3.1目錄協(xié)議的基本思想
10.3.2目錄協(xié)議實例
10.3.3目錄的三種結(jié)構
10.4同步
10.4.1基本硬件原語
10.4.2用一致性實現(xiàn)鎖
10.4.3同步性能問題
10.5同時多線程
10.5.1將線程級并行轉(zhuǎn)換為指令級并行
10.5.2同時多線程處理器的設計
10.5.3同時多線程的性能
10.6大規(guī)模并行處理機
10.6.1并行計算機系統(tǒng)結(jié)構
10.6.2大規(guī)模并行處理機
10.7多處理機實例1--T1
10.8多處理機實例2--Origin 200
習題1
第11章多核架構與編程
11.1多核架構的需求
11.1.1功耗與散熱問題
11.1.2并行度問題
11.1.3應用軟件問題
11.2多核架構
11.2.1多核的組織架構
11.2.2多核架構實例
11.3基于多核的并行程序設計
11.3.1并行編程模型
11.3.2并行語言
11.3.3并行算法
11.4多核編程實例
習題11
第12章機群系統(tǒng)
12.1機群的基本結(jié)構
12.1.1機群的硬件組成
12.1.2機群的軟件
12.2機群的特點
12.3機群的分類
12.4典型機群系統(tǒng)簡介
12.4.1Berkeley NOW
12.4.2Beowulf
12.4.3LAMP
12.4.4IBM SP2
習題12
第13章陣列處理機
13.1陣列處理機的操作模型和特點
13.2陣列處理機的基本結(jié)構
13.2.1分布式存儲器的陣列機
13.2.2共享存儲器的陣列機
13.3陣列處理機實例
13.3.1實例1: Illiac Ⅳ陣列處理機
13.3.2實例2: BSP計算機
13.4陣列處理機的并行算法舉例
習題1
第14章數(shù)據(jù)流計算機
14.1數(shù)據(jù)流計算機的基本原理
14.1.1數(shù)據(jù)驅(qū)動原理
14.1.2數(shù)據(jù)流計算機中指令的執(zhí)行過程
14.1.3數(shù)據(jù)流計算機的指令結(jié)構
14.2數(shù)據(jù)流程序圖和數(shù)據(jù)流語言
14.2.1數(shù)據(jù)流程序圖
14.2.2數(shù)據(jù)流語言及其性質(zhì)
14.3數(shù)據(jù)流計算機結(jié)構
14.3.1靜態(tài)數(shù)據(jù)流計算機
14.3.2動態(tài)數(shù)據(jù)流計算機
14.4數(shù)據(jù)流計算機的評價
14.4.1數(shù)據(jù)流計算機的優(yōu)點
14.4.2數(shù)據(jù)流計算機的缺點
14.4.3數(shù)據(jù)流計算機設計中需解決的問題
習題1
主要參考文獻