計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

定　價(jià)：￥44.50

作　者：	王克義著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	普通高等教育"十一五"國(guó)家級(jí)規(guī)劃教材·計(jì)算機(jī)系列教材
標(biāo)　簽：	大學(xué)教材大中專教材教輔

購(gòu)買這本書(shū)可以去

ISBN：	9787302340584	出版時(shí)間：	2014-01-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	398	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)/普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材·計(jì)算機(jī)系列教材》主要講述計(jì)算機(jī)硬件技術(shù)基礎(chǔ)知識(shí)，內(nèi)容包括數(shù)字電路與邏輯設(shè)計(jì)基礎(chǔ)、硬件描述語(yǔ)言VHDI。計(jì)算機(jī)基本結(jié)構(gòu)與匯編語(yǔ)言程序設(shè)計(jì)、微處理器內(nèi)部組成及外部功能特性、存儲(chǔ)器及其接口、1/0接口與DMA技術(shù)、中斷系統(tǒng)、模擬接口、總線技術(shù)、高性能微處理器的先進(jìn)技術(shù)及典型結(jié)構(gòu)等?！队?jì)算機(jī)硬件技術(shù)基礎(chǔ)/普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材·計(jì)算機(jī)系列教材》內(nèi)容精練，層次清楚，實(shí)用性強(qiáng)。《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)/普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材·計(jì)算機(jī)系列教材》既可作為高等學(xué)校理工科各專業(yè)計(jì)算機(jī)硬件技術(shù)基礎(chǔ)課程教材，也可作為高職高專及高等教育自學(xué)考試教材。

作者簡(jiǎn)介

　　王克義，北京大學(xué)信息科學(xué)技術(shù)學(xué)院教授、博士生導(dǎo)師。1970年本科畢業(yè)于北京大學(xué)，畢業(yè)后留校任教至今，長(zhǎng)期從事計(jì)算機(jī)專業(yè)的教學(xué)與科研工作。曾于1992-1993年在美國(guó)喬治·華盛頓大學(xué)計(jì)算機(jī)科學(xué)與電子工程系進(jìn)修（訪問(wèn)學(xué)者）；曾任中國(guó)計(jì)算機(jī)學(xué)會(huì)體系結(jié)構(gòu)專委會(huì)委員。主持和參加多項(xiàng)國(guó)家重點(diǎn)科技攻關(guān)項(xiàng)目，榮獲北京大學(xué)科學(xué)研究成果獎(jiǎng)、教育部科技進(jìn)步獎(jiǎng)等獎(jiǎng)項(xiàng)。主要研究方向?yàn)楦咝阅芪⑻幚砥鹘Y(jié)構(gòu)與設(shè)計(jì)、嵌入式系統(tǒng)、數(shù)據(jù)通信與計(jì)算機(jī)網(wǎng)絡(luò)等。作者熱愛(ài)并長(zhǎng)期擔(dān)任一線教學(xué)工作，先后被授予“北京市優(yōu)秀教師”、“北京大學(xué)優(yōu)秀教師”、“北京大學(xué)十佳教師”等榮譽(yù)稱號(hào)。負(fù)責(zé)完成的主干基礎(chǔ)課建設(shè)項(xiàng)目獲北京大學(xué)教學(xué)成果一等獎(jiǎng)，主講的“微機(jī)原理”課程被評(píng)為北京市精品課程。出版譯著和教材8部。其中，1部獲教育部科技進(jìn)步三等獎(jiǎng)。2部被評(píng)為北京高等教育精品教材。1部被教育部評(píng)為普通高等教育精品教材。

圖書(shū)目錄

第一部分數(shù)字電路與計(jì)算機(jī)邏輯部件基礎(chǔ)
第1章數(shù)據(jù)在計(jì)算機(jī)中的運(yùn)算及表示形式
1.1 進(jìn)位記數(shù)制
1.1.1 進(jìn)位記數(shù)制及其基數(shù)和權(quán)
1.1.2 幾種常用的進(jìn)位記數(shù)制
1.2 不同進(jìn)位制數(shù)之間的轉(zhuǎn)換
1.2.1 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1.2.2 十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算和邏輯運(yùn)算
1.3.1 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.2 二進(jìn)制數(shù)的邏輯運(yùn)算
1.3.3 移位運(yùn)算
1.4 數(shù)據(jù)在計(jì)算機(jī)中的表示形式
1.4.1 機(jī)器數(shù)與真值
1.4.2 常見(jiàn)的機(jī)器數(shù)表示形式
1.4.3 數(shù)的定點(diǎn)表示與浮點(diǎn)表示
1.4.4 二一十進(jìn)制編碼
1.5 二進(jìn)制信息的計(jì)量單位
習(xí)題1
第2章邏輯代數(shù)與基本邏輯門電路
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯代數(shù)的特點(diǎn)
2.1.2 基本邏輯運(yùn)算
2.1.3 邏輯函數(shù)
2.1.4 邏輯函數(shù)的相等
2.2 邏輯代數(shù)的基本公式
2.3 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
2.3.1 “與或”表達(dá)式的化簡(jiǎn)
2.3.2 “或與”表達(dá)式的化簡(jiǎn)
2.4 基本邏輯門電路
2.4.1 分立元件的門電路
2.4.2 集成門電路
2.4.3 MOS門電路
2.4.4 常用邏輯門的圖形符號(hào)
習(xí)題2
第3章數(shù)字邏輯電路及其在計(jì)算機(jī)中的應(yīng)用
3.1 基本概念
3.1.1 最小項(xiàng)
3.1.2 最小項(xiàng)的性質(zhì)
3.1.3 最小項(xiàng)表達(dá)式
3.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
3.2.1 卡諾圖
3.2.2 卡諾圖的編號(hào)
3.2.3 用卡諾圖化簡(jiǎn)邏輯函數(shù)
3.3 不完全規(guī)定的邏輯函數(shù)及其化簡(jiǎn)方法
3.3.1 無(wú)關(guān)最小項(xiàng)的概念
3.3.2 利用無(wú)關(guān)最小項(xiàng)化簡(jiǎn)邏輯函數(shù)
3.4 組合邏輯電路的分析與設(shè)計(jì)
3.4.1 組合邏輯電路的分析
3.4.2 組合邏輯電路的設(shè)計(jì)
3.5 計(jì)算機(jī)中常用的組合邏輯部件
3.5.1 加法器
3.5.2 譯碼器
3.5.3 編碼器
3.5.4 多路選擇器
3.5.5 多路分配器
3.6 時(shí)序電路的基本單元一觸發(fā)器
3.6.1 RS觸發(fā)器
3.6.2 觸發(fā)器外部邏輯特性的描述
3.6.3 維阻D觸發(fā)器
3.6.4 主從JK觸發(fā)器
3.6.5 T觸發(fā)器
3.6.6 觸發(fā)器的時(shí)間參數(shù)
……
第二部分計(jì)算機(jī)的基本結(jié)構(gòu)與匯編語(yǔ)言程序設(shè)計(jì)
第三部分存儲(chǔ)器與I/O接口技術(shù)
第四部分高性能微處理器技術(shù)
附錄A DOS功能調(diào)用（INT21H）
附錄B BIOS中斷調(diào)用
附錄C 調(diào)試程序DEBUG的使用
附錄D 部分習(xí)題參考答案
參考文獻(xiàn)