計(jì)算機(jī)組成與嵌入式系統(tǒng)（原書第6版）

出版者的話
譯者序
前言
作者簡(jiǎn)介
第1章 計(jì)算機(jī)的基本結(jié)構(gòu)
1.1 計(jì)算機(jī)的類型
1.2 功能部件
1.2.1 輸入設(shè)備
1.2.2 存儲(chǔ)器
1.2.3 運(yùn)算器
1.2.4 輸出設(shè)備
1.2.5 控制器
1.3 基本操作概念
1.4 數(shù)的表示及算術(shù)運(yùn)算
1.4.1 整數(shù)
1.4.2 浮點(diǎn)數(shù)
1.5 字符表示
1.6 性能
1.6.1 技術(shù)
1.6.2 并行性
1.7 發(fā)展歷程
1.7.1 第一代計(jì)算機(jī)
1.7.2 第二代計(jì)算機(jī)
1.7.3 第三代計(jì)算機(jī)
1.7.4 第四代計(jì)算機(jī)
1.8 結(jié)束語(yǔ)
1.9 問題解析
習(xí)題
參考文獻(xiàn)
第2章 指令集體系結(jié)構(gòu)
2.1 存儲(chǔ)單元和地址
2.1.1 按字節(jié)尋址能力
2.1.2 大端和小端分配
2.1.3 字的對(duì)齊
2.1.4 訪問數(shù)和字符
2.2 存儲(chǔ)器操作
2.3 指令和指令序列
2.3.1 寄存器傳送標(biāo)記
2.3.2 匯編語(yǔ)言符號(hào)
2.3.3 RISC和CISC指令集
2.3.4 RISC指令集介紹
2.3.5 指令執(zhí)行和線性序列
2.3.6 轉(zhuǎn)移
2.3.7 生成存儲(chǔ)器地址
2.4 尋址方式
2.4.1 變量和常數(shù)的實(shí)現(xiàn)
2.4.2 間接和指針
2.4.3 變址和數(shù)組
2.5 匯編語(yǔ)言
2.5.1 匯編指示
2.5.2 程序的匯編和執(zhí)行
2.5.3 數(shù)的表示
2.6 堆棧
2.7 子程序
2.7.1 子程序嵌套及處理器堆棧
2.7.2 參數(shù)傳遞
2.7.3 堆棧的結(jié)構(gòu)
2.8 其他指令
2.8.1 邏輯指令
2.8.2 移位和循環(huán)移位指令
2.8.3 乘法和除法
2.9 處理32位的立即值
2.10 CISC指令集
2.10.1 其他尋址方式
2.10.2 條件碼
2.11 RISC和CISC風(fēng)格
2.12 實(shí)例程序
2.12.1 向量點(diǎn)積程序
2.12.2 字符串搜索程序
2.13 機(jī)器指令的編碼
2.14 結(jié)束語(yǔ)
2.15 問題解析
習(xí)題
第3章 基本輸入/輸出
3.1 訪問I/O設(shè)備
3.1.1 I/O設(shè)備接口
3.1.2 程序控制I/O
3.1.3 一個(gè)RISC風(fēng)格的I/O程序示例
3.1.4 一個(gè)CISC風(fēng)格的I/O程序示例
3.2 中斷
3.2.1 中斷的允許與禁止
3.2.2 處理多臺(tái)設(shè)備
3.2.3 控制I/O設(shè)備行為
3.2.4 處理器控制寄存器
3.2.5 中斷程序示例
3.2.6 異常
3.3 結(jié)束語(yǔ)
3.4 問題解析
習(xí)題
第4章 軟件
4.1 匯編過(guò)程
4.2 裝載及執(zhí)行目標(biāo)程序
4.3 連接程序
4.4 庫(kù)
4.5 編譯器
4.5.1 編譯器優(yōu)化
4.5.2 組合不同語(yǔ)言編寫的程序
4.6 調(diào)試器
4.7 使用高級(jí)語(yǔ)言實(shí)現(xiàn)輸入/輸出任務(wù)
4.8 匯編語(yǔ)言與C語(yǔ)言的交互
4.9 操作系統(tǒng)
4.9.1 引導(dǎo)程序
4.9.2 管理應(yīng)用程序的執(zhí)行
4.9.3 中斷在操作系統(tǒng)中的使用
4.10 結(jié)束語(yǔ)
習(xí)題
參考文獻(xiàn)
第5章 基本處理部件
5.1 一些基本概念
5.2 指令的執(zhí)行
5.2.1 Load指令
5.2.2 算術(shù)及邏輯運(yùn)算指令
5.2.3 Store指令
5.3 硬件組件
5.3.1 寄存器文件
5.3.2 ALU
5.3.3 數(shù)據(jù)通路
5.3.4 取指令部分
5.4 指令的讀取和執(zhí)行步驟
5.4.1 轉(zhuǎn)移
5.4.2 等待存儲(chǔ)器
5.5 控制信號(hào)
5.6 硬件控制
5.6.1 數(shù)據(jù)通路控制信號(hào)
5.6.2 存儲(chǔ)器延遲的處理
5.7 CICS風(fēng)格的處理器
5.7.1 使用總線實(shí)現(xiàn)互連
5.7.2 微程序控制
5.8 結(jié)束語(yǔ)
5.9 問題解析
習(xí)題
第6章 流水線
6.1 基本概念——理想情況
6.2 流水線結(jié)構(gòu)
6.3 流水線問題
6.4 數(shù)據(jù)依賴性
6.4.1 操作數(shù)轉(zhuǎn)發(fā)
6.4.2 用軟件處理數(shù)據(jù)依賴性
6.5 存儲(chǔ)器延遲
6.6 轉(zhuǎn)移延遲
6.6.1 無(wú)條件轉(zhuǎn)移
6.6.2 條件轉(zhuǎn)移
6.6.3 轉(zhuǎn)移延遲槽
6.6.4 轉(zhuǎn)移預(yù)測(cè)
6.7 資源限制
6.8 性能評(píng)估
6.8.1 停頓和時(shí)間代價(jià)的影響
6.8.2 流水線的段數(shù)
6.9 超標(biāo)量操作
6.9.1 轉(zhuǎn)移和數(shù)據(jù)依賴性
6.9.2 無(wú)序執(zhí)行
6.9.3 執(zhí)行完成
6.9.4 調(diào)度操作
6.10 CISC處理器中的流水線
6.10.1 ColdFire處理器中的流水線
6.10.2 Intel處理器中的流水線
6.11 結(jié)束語(yǔ)
6.12 問題解析
習(xí)題
參考文獻(xiàn)
第7章 輸入/輸出組織結(jié)構(gòu)
7.1 總線結(jié)構(gòu)
7.2 總線操作
7.2.1 同步總線
7.2.2 異步總線
7.2.3 電氣考慮
7.3 總線仲裁
7.4 接口電路
7.4.1 并行接口
7.4.2 串行接口
7.5 互連標(biāo)準(zhǔn)
7.5.1 通用串行總線
7.5.2 火線
7.5.3 PCI總線
7.5.4 SCSI總線
7.5.5 SATA
7.5.6 SAS
7.5.7 PCI Express
7.6 結(jié)束語(yǔ)
7.7 問題解析
習(xí)題
參考文獻(xiàn)
第8章 存儲(chǔ)器系統(tǒng)
8.1 基本概念
8.2 半導(dǎo)體隨機(jī)存儲(chǔ)器
8.2.1 存儲(chǔ)器芯片的內(nèi)部組織結(jié)構(gòu)
8.2.2 靜態(tài)存儲(chǔ)器
8.2.3 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
8.2.4 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器
8.2.5 大容量存儲(chǔ)器的結(jié)構(gòu)
8.3 只讀存儲(chǔ)器
8.3.1 ROM
8.3.2 PROM
8.3.3 EPROM
8.3.4 EEPROM
8.3.5 閃存
8.4 直接存儲(chǔ)器訪問
8.5 存儲(chǔ)器層次結(jié)構(gòu)
8.6 高速緩存
8.6.1 映射功能
8.6.2 替換算法
8.6.3 映射技術(shù)的例子
8.7 性能因素
8.7.1 命中率和失效開銷
8.7.2 處理器芯片上的高速緩存
8.7.3 其他改進(jìn)
8.8 虛擬存儲(chǔ)器
8.9 存儲(chǔ)器管理需求
8.10 輔助存儲(chǔ)器
8.10.1 磁盤
8.10.2 光盤
8.10.3 磁帶系統(tǒng)
8.11 結(jié)束語(yǔ)
8.12 問題解析
習(xí)題
參考文獻(xiàn)
第9章 算術(shù)運(yùn)算
9.1 有符號(hào)數(shù)加減法
9.2 快速加法器設(shè)計(jì)
9.3 無(wú)符號(hào)數(shù)乘法
9.3.1 陣列乘法器
9.3.2 順序電路乘法器
9.4 有符號(hào)數(shù)乘法
9.5 快速乘法
9.5.1 乘數(shù)位偶重編碼
9.5.2 求和項(xiàng)的進(jìn)位保留加法
9.5.3 使用3-2簡(jiǎn)化器的求和項(xiàng)加法樹
9.5.4 使用4-2簡(jiǎn)化器的求和項(xiàng)加法樹
9.5.5 快速乘法總結(jié)
9.6 整數(shù)除法
9.7 浮點(diǎn)數(shù)及其運(yùn)算
9.7.1 浮點(diǎn)數(shù)算術(shù)運(yùn)算
9.7.2 保護(hù)位與截取
9.7.3 浮點(diǎn)操作的實(shí)現(xiàn)
9.8 十進(jìn)制數(shù)到二進(jìn)制數(shù)的轉(zhuǎn)換
9.9 結(jié)束語(yǔ)
9.10 問題解析
習(xí)題
參考文獻(xiàn)
第10章 嵌入式系統(tǒng)
10.1 嵌入式系統(tǒng)實(shí)例
10.1.1 微波爐
10.1.2 數(shù)碼照相機(jī)
10.1.3 家用遙測(cè)技術(shù)
10.2 嵌入式應(yīng)用中的微控制器芯片
10.3 一個(gè)簡(jiǎn)單的微控制器
10.3.1 并行I/O接口
10.3.2 串行I/O接口
10.3.3 計(jì)數(shù)器/定時(shí)器
10.3.4 中斷控制機(jī)制
10.3.5 編程實(shí)例
10.4 反應(yīng)定時(shí)器——?一個(gè)完整的實(shí)例
10.5 傳感器與執(zhí)行器
10.5.1 傳感器
10.5.2 執(zhí)行器
10.5.3 應(yīng)用實(shí)例
10.6 微控制器系列
10.6.1 基于Intel 8051的微控制器
10.6.2 Freescale微控制器
10.6.3 ARM微控制器
10.7 設(shè)計(jì)問題
10.8 結(jié)束語(yǔ)
習(xí)題
參考文獻(xiàn)
第11章 片上系統(tǒng)——案例研究
11.1 FPGA的實(shí)現(xiàn)
11.1.1 FPGA器件
11.1.2 處理器的選擇
11.2 計(jì)算機(jī)輔助設(shè)計(jì)工具
11.3 鬧鐘示例
11.3.1 系統(tǒng)的用戶視圖
11.3.2 系統(tǒng)的定義和生成
11.3.3 電路實(shí)現(xiàn)
11.3.4 應(yīng)用軟件
11.4 結(jié)束語(yǔ)
習(xí)題
參考文獻(xiàn)
第12章 并行處理及性能
12.1 硬件多線程
12.2 向量（SIMD）處理
12.3 共享存儲(chǔ)器的多處理器
12.4 高速緩存一致性
12.4.1 直接寫協(xié)議
12.4.2 寫回協(xié)議
12.4.3 監(jiān)聽高速緩存
12.4.4 基于目錄的高速緩存一致性
12.5 消息傳遞多計(jì)算機(jī)
12.6 多處理器并行編程
12.7 性能建模
12.8 結(jié)束語(yǔ)
習(xí)題
參考文獻(xiàn)
附錄A 邏輯電路
附錄B Altera Nios II處理器
附錄C ColdFire處理器
附錄D ARM處理器
附錄E Intel IA-32體系結(jié)構(gòu)
索引