基于FPGA的計(jì)算機(jī)體系結(jié)構(gòu)實(shí)踐教程

定　價(jià)：￥23.00

作　者：	楊軍編著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	21世紀(jì)高等學(xué)校規(guī)劃教材·計(jì)算機(jī)科學(xué)與技術(shù)
標(biāo)　簽：	計(jì)算機(jī)體系結(jié)構(gòu)

購(gòu)買這本書可以去

ISBN：	9787302261827	出版時(shí)間：	2012-01-01	包裝：	平裝
開(kāi)本：	大32開(kāi)	頁(yè)數(shù)：	196	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《21世紀(jì)高等學(xué)校規(guī)劃教材·計(jì)算機(jī)科學(xué)與技術(shù)：基于FPGA的計(jì)算機(jī)體系結(jié)構(gòu)實(shí)踐教程》是針對(duì)計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)的計(jì)算機(jī)組成與體系結(jié)構(gòu)綜合課程實(shí)驗(yàn)而設(shè)計(jì)編寫的教材，以機(jī)器并行執(zhí)行為主要特征來(lái)研究計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。全書共分6章。第1章詳細(xì)介紹計(jì)算機(jī)的組成、層次結(jié)構(gòu)；第2章詳細(xì)介紹并行計(jì)算機(jī)體系結(jié)構(gòu)；第3章簡(jiǎn)單介紹QuartusⅡ8.O軟件及仿真軟件ModelSim的使用方法；第4章通過(guò)對(duì)基本運(yùn)算器、多通路運(yùn)算器、FIFO、Cache控制器實(shí)例的實(shí)現(xiàn)，分析計(jì)算機(jī)各個(gè)關(guān)鍵部件的工作方式和相互關(guān)系，進(jìn)而介紹基于CISC、RISC技術(shù)模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)；第5章介紹基于FPGA的12個(gè)并行開(kāi)發(fā)實(shí)驗(yàn)設(shè)計(jì)，引領(lǐng)讀者快速掌握并行的設(shè)計(jì)原理和技巧；第6章是綜合實(shí)驗(yàn)部分，循序漸進(jìn)地講解了3個(gè)實(shí)例系統(tǒng)的設(shè)計(jì)。通過(guò)對(duì)《21世紀(jì)高等學(xué)校規(guī)劃教材·計(jì)算機(jī)科學(xué)與技術(shù)：基于FPGA的計(jì)算機(jī)體系結(jié)構(gòu)實(shí)踐教程》的學(xué)習(xí)與實(shí)踐，讀者可以對(duì)并行計(jì)算機(jī)體系結(jié)構(gòu)的基本原理有一個(gè)清晰的概念和認(rèn)識(shí)，從而掌握現(xiàn)代計(jì)算機(jī)硬件設(shè)計(jì)的關(guān)鍵技術(shù)?！?1世紀(jì)高等學(xué)校規(guī)劃教材·計(jì)算機(jī)科學(xué)與技術(shù)：基于FPGA的計(jì)算機(jī)體系結(jié)構(gòu)實(shí)踐教程》可作為普通高等學(xué)校計(jì)算機(jī)科學(xué)與技術(shù)、信息安全、電子信息工程、通信工程、自動(dòng)化等專業(yè)學(xué)生的教材，也可作為從事計(jì)算機(jī)體系結(jié)構(gòu)研發(fā)的科研人員的參考書。

作者簡(jiǎn)介

暫缺《基于FPGA的計(jì)算機(jī)體系結(jié)構(gòu)實(shí)踐教程》作者簡(jiǎn)介

圖書目錄

第1章　緒論
　1.1計(jì)算機(jī)系統(tǒng)的組成
　　1.1.1計(jì)算機(jī)硬件的組成
　　1.1.2計(jì)算機(jī)軟件的組成
　1.2計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
　　1.2.1計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)
　　1.2.2軟件與硬件的邏輯等價(jià)性
　1.3計(jì)算機(jī)的工作過(guò)程
第2章　并行計(jì)算機(jī)體系結(jié)構(gòu)
　2.1并行的概念
　2.2提高并行性的技術(shù)途徑
　2.3并行計(jì)算機(jī)系統(tǒng)的性能度量
　　2.3.1計(jì)算機(jī)的速度
　　2.3.2并行計(jì)算機(jī)的速度
　　2.3.3并行計(jì)算機(jī)的加速比和效率
　2.4并行計(jì)算機(jī)的發(fā)展
第3章　常用fpga開(kāi)發(fā)工具
　3.1硬件開(kāi)發(fā)工具quartus ⅱ 8.0
　　3.1.1quartus ⅱ 8.0簡(jiǎn)介
　　3.1.2quartus ⅱ 8.0設(shè)計(jì)流程
　　3.1.3quartus ⅱ設(shè)計(jì)方法
　　3.1.4quartus ⅱ功能詳解
　　3.1.5時(shí)序約束與分析
　　3.1.6設(shè)計(jì)優(yōu)化
　　3.1.7signaltap ⅱ
　　3.1.8實(shí)例講解
　3.2modelsim仿真工具
　　3.2.1modelsim簡(jiǎn)介
　　3.2.2基本仿真步驟
　　3.2.3modelsim各界面介紹
　　3.2.4modelsim調(diào)試功能
　　3.2.5實(shí)例講解
第4章　計(jì)算機(jī)體系結(jié)構(gòu)基礎(chǔ)實(shí)驗(yàn)
　4.1運(yùn)算器
　　4.1.1基本運(yùn)算器實(shí)驗(yàn)
　　4.1.2多通路的運(yùn)算器與寄存器堆設(shè)計(jì)實(shí)驗(yàn)
　4.2存儲(chǔ)系統(tǒng)
　　4.2.1fifo先進(jìn)先出存儲(chǔ)器實(shí)驗(yàn)
　　4.2.2cache控制器設(shè)計(jì)實(shí)驗(yàn)
　4.3指令系統(tǒng)
　　4.3.1基于cisc技術(shù)的模型計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)
　　4.3.2基于risc技術(shù)的模型計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)
第5章　基于fpga的并行開(kāi)發(fā)實(shí)例
　5.14位二進(jìn)制并行加法器設(shè)計(jì)實(shí)例
　5.216位乘法器實(shí)驗(yàn)
　5.36位并行優(yōu)化平方器實(shí)驗(yàn)
　5.4并行優(yōu)化的3×3矩陣乘法器
　5.5簡(jiǎn)單循環(huán)冗余校驗(yàn)并行運(yùn)算
　5.6rake接收機(jī)的設(shè)計(jì)實(shí)驗(yàn)
　5.7簡(jiǎn)單并行cordic算法的設(shè)計(jì)
　5.8基于fpga實(shí)現(xiàn)的多路pwm設(shè)計(jì)
　5.9基于fpga的并行dds
　5.10并行結(jié)構(gòu)fir濾波器
　5.11并行iir濾波器的實(shí)驗(yàn)設(shè)計(jì)
　5.123des加/解密流水線模式的設(shè)計(jì)
第6章　并行計(jì)算機(jī)設(shè)計(jì)
　6.1以時(shí)間并行性為特征的計(jì)算機(jī)系統(tǒng)
　　6.1.1具有指令預(yù)取功能的模型機(jī)設(shè)計(jì)實(shí)驗(yàn)
　　6.1.2具有三級(jí)流水的模型機(jī)設(shè)計(jì)實(shí)驗(yàn)
　6.2以指令并行性為特征的計(jì)算機(jī)系統(tǒng)
　　6.2.1超標(biāo)量處理機(jī)
　　6.2.2具有兩條流水線的超標(biāo)量模型機(jī)設(shè)計(jì)實(shí)驗(yàn)
附錄實(shí)驗(yàn)硬件平臺(tái)及軟件環(huán)境使用說(shuō)明
　附錄atd-cma系統(tǒng)硬件環(huán)境
　附錄b軟件使用說(shuō)明
　附錄cde2開(kāi)發(fā)平臺(tái)
　附錄d實(shí)用芯片介紹
參考文獻(xiàn)