EDA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐

定　價(jià)：￥35.00

作　者：	黃科等編著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	AutoCAD及計(jì)算機(jī)輔助設(shè)計(jì)

購買這本書可以去

ISBN：	9787302214014	出版時(shí)間：	2010-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	346	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《EDA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐》采用電子設(shè)計(jì)自動(dòng)化（EDA）的設(shè)計(jì)思想與方法對(duì)數(shù)字電子系統(tǒng)中的關(guān)鍵電路和實(shí)用電路進(jìn)行分析與設(shè)計(jì)。各設(shè)計(jì)實(shí)例都從原理敘述和邏輯分析出發(fā)，然后采用EDA方式進(jìn)行設(shè)計(jì)輸入、設(shè)計(jì)仿真和具體實(shí)現(xiàn)。全書共8章，內(nèi)容包括組合邏輯電路中的碼制轉(zhuǎn)換器、數(shù)值比較器，算術(shù)運(yùn)算電路、時(shí)序邏輯電路中的計(jì)數(shù)器、串并／并串轉(zhuǎn)換器、序列發(fā)生器和序列檢測(cè)器，以及綜合實(shí)用的電子鐘電路。附錄介紹了4種EDA常用的工具軟件。各章在具體內(nèi)容的選擇上，力求體現(xiàn)綜合性、實(shí)用性與技術(shù)先進(jìn)性。在每一實(shí)例之后，還提供用于相關(guān)設(shè)計(jì)的課題。讀者通過設(shè)計(jì)實(shí)例的學(xué)習(xí)和研究，可開拓視野，掌握電子與數(shù)字系統(tǒng)設(shè)計(jì)的一般方法與技巧?！禘DA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐》主要面向有一定數(shù)字電路和EDA基礎(chǔ)的讀者，但詳細(xì)的數(shù)字邏輯推導(dǎo)，讓初學(xué)者也能舒暢的閱讀《EDA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐》。而且所有設(shè)計(jì)過程詳細(xì)，是一本適合EDA快速入門的書籍。

作者簡(jiǎn)介

暫缺《EDA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐》作者簡(jiǎn)介

圖書目錄

第1章碼制轉(zhuǎn)換器設(shè)計(jì)
1.1 格雷碼與BCD碼
1.1.1 格雷碼簡(jiǎn)述
1.1.2 BCD碼簡(jiǎn)述
1.2 方案設(shè)計(jì)與論證
1.2.1 格雷碼轉(zhuǎn)換為自然二進(jìn)制碼的方案設(shè)計(jì)與論證
1.2.2 自然二進(jìn)制碼轉(zhuǎn)換為8421BCD碼的方案設(shè)計(jì)與論證
1.3 原理圖邏輯設(shè)計(jì)
1.3.1 設(shè)計(jì)邏輯電路圖
1.3.2 原理圖邏輯輸入及仿真測(cè)試
1.4 VHDL硬件描述語言設(shè)計(jì)
1.4.1 設(shè)計(jì)方案論證
1.4.2 硬件描述語言設(shè)計(jì)輸入方法
1.5 總結(jié)
1.6 相關(guān)設(shè)計(jì)課題
課題1：自然二進(jìn)制碼到格雷碼轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)
課題2：8421BCD碼到其他BCD碼的轉(zhuǎn)換電路設(shè)計(jì)
1.7 參考文獻(xiàn)
第2章數(shù)值比較器設(shè)計(jì)
2.1 引言
2.2 數(shù)值比較器的設(shè)計(jì)原理
2.3 原理圖邏輯設(shè)計(jì)
2.3.1 設(shè)計(jì)邏輯電路圖
2.3.2 原理圖邏輯輸入及仿真測(cè)試
2.4 VHDL硬件描述語言設(shè)計(jì)
2.4.1 一位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.4.2 不帶擴(kuò)展端的四位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.4.3 帶擴(kuò)展位的四位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.5 總結(jié)
2.6 相關(guān)設(shè)計(jì)課題
課題1：六位數(shù)值比較器的設(shè)計(jì)
課題2：六十四位數(shù)值比較器的設(shè)計(jì)
2.7 參考文獻(xiàn)
第3章算術(shù)電路設(shè)計(jì)
3.1 引言
3.2 加法器的設(shè)計(jì)
3.2.1 原理圖邏輯設(shè)計(jì)
3.2.2 VHDL硬件描述語言設(shè)計(jì)
3.3 乘法器的設(shè)計(jì)
3.3.1 原理圖邏輯設(shè)計(jì)
3.3.2 VHDL硬件描述語言設(shè)計(jì)
3.4 總結(jié)
3.5 相關(guān)設(shè)計(jì)課題
課題1：十六位加法器的設(shè)計(jì)
課題2：八位乘法器的設(shè)計(jì)
3.6 參考文獻(xiàn)
第4章 2421 BCD碼十進(jìn)制遞增計(jì)數(shù)器設(shè)計(jì)
4.1 引言
4.2 系統(tǒng)總體設(shè)計(jì)
4.2.1 系統(tǒng)方案設(shè)計(jì)
4.2.2 設(shè)計(jì)方式和設(shè)計(jì)步驟
4.3 原理圖邏輯設(shè)計(jì)
4.3.1 設(shè)計(jì)邏輯電路圖
4.3.2 原理圖邏輯輸入及仿真測(cè)試
4.4 VHDL硬件描述語言設(shè)計(jì)
4.4.1 計(jì)數(shù)器硬件描述語言設(shè)計(jì)方案論證
4.4.2 計(jì)數(shù)器硬件描述語言設(shè)計(jì)輸入方法
4.5 總結(jié)
4.6 相關(guān)設(shè)計(jì)課題
課題1：雙模遞增計(jì)數(shù)器的設(shè)計(jì)
課題2：具有異步清零、同步置數(shù)功能的同步8421BCD碼十進(jìn)制計(jì)數(shù)器設(shè)計(jì)
課題3：具有異步清零、同步可逆功能的四位二進(jìn)制計(jì)數(shù)器設(shè)計(jì)
4.7 參考文獻(xiàn)
第5章串并/并串轉(zhuǎn)鐵器設(shè)計(jì)
第6章序列發(fā)生器的設(shè)計(jì)
第7章序列檢測(cè)器的設(shè)計(jì)
第8章電子鐘電路設(shè)計(jì)
附錄A ispDesignEXPERT開發(fā)軟件
附錄B ISE開發(fā)軟件
附錄C ModelSim開發(fā)軟件
附錄D MAX+PLUSII開發(fā)軟件