可編程邏輯器件及EDA技術(shù)：數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)

定　價(jià)：￥58.00

作　者：	李景華，杜玉遠(yuǎn) 主編
出版社：	東北大學(xué)出版社
叢編項(xiàng)：	普通高等教育“十一五”國(guó)家規(guī)劃教材
標(biāo)　簽：	維修

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787811025293	出版時(shí)間：	2008-05-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	496	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　可編程邏輯器件及EDA技術(shù)是普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材。隨著EDA技術(shù)的進(jìn)步。根據(jù)現(xiàn)階段大學(xué)本科及研究生在數(shù)字系統(tǒng)設(shè)計(jì)方面的實(shí)際情況，本書(shū)詳細(xì)闡述了VHDt一語(yǔ)言和設(shè)計(jì)實(shí)例、典型數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例以及QuartusⅡ7.0開(kāi)發(fā)系統(tǒng)。特別增設(shè)了SOPC技術(shù)與應(yīng)用的相關(guān)內(nèi)容。這一部分詳細(xì)地闡述了Nios Ⅱ軟核處理器的體系結(jié)構(gòu)、外部設(shè)備以及實(shí)現(xiàn)NiosⅡ軟核處理器的FPGA配置和應(yīng)用程序引導(dǎo)等關(guān)鍵技術(shù)，并且給出了豐富的設(shè)計(jì)實(shí)例。此外，本書(shū)還介紹了利用一體化EDA開(kāi)發(fā)工具（AIfium Designer 6.x）設(shè)計(jì)電路板、FPGA、嵌入式系統(tǒng)的方法及其設(shè)計(jì)實(shí)例。本書(shū)可作為高等學(xué)校電子信息工程、電子科學(xué)與技術(shù)、通信工程、計(jì)算機(jī)科學(xué)與技術(shù)、電子信息工程、自動(dòng)控制等專(zhuān)業(yè)的本科生和相關(guān)專(zhuān)業(yè)研究生的教科書(shū)或參考教材，也可作為電子系統(tǒng)的工程設(shè)計(jì)人員和其他相關(guān)人員的自學(xué)參考書(shū)。

作者簡(jiǎn)介

暫缺《可編程邏輯器件及EDA技術(shù)：數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)》作者簡(jiǎn)介

圖書(shū)目錄

第1章可編程器件和EDA技術(shù)概述
1.1 EDA技術(shù)的主要特征
1.2 EDA技術(shù)的設(shè)計(jì)方法
1.3 可編程邏輯器件簡(jiǎn)介
1.3.1 從ASIC到FPGA／CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可編程邏輯器件設(shè)計(jì)
1.4.1 可編程邏輯器件的設(shè)計(jì)流程
1.4.2 Xilinx公司的ISE開(kāi)發(fā)工具概述
1.4.3 Altera公司的QtlartusⅡ開(kāi)發(fā)工具概述
1.5 可編程邏輯器件選型
1.5.1 CPLD選擇的方法
1.5.2 FPGA選擇的方法
1..6 IP核簡(jiǎn)介
1.7 EDA技術(shù)的發(fā)展趨勢(shì)
1.7.1 可編程邏輯器件的發(fā)展趨勢(shì)
1.7.2 EAD軟件開(kāi)發(fā)工具的發(fā)展趨勢(shì)
1.7.3 設(shè)計(jì)輸入方式的發(fā)展趨勢(shì)
第2章 VHDL硬件描述語(yǔ)言
2.1 HDL簡(jiǎn)介
2.1.1 代表性的HDL語(yǔ)言
2.1.2 VHDL程序結(jié)構(gòu)
2.1.3 程序包
2.1.4 庫(kù)
2.1.5 實(shí)體和結(jié)構(gòu)體
2.1.6 配置
2.2 VHDL基本要素
2.2.1 標(biāo)識(shí)符
　　2.2.2 數(shù)據(jù)對(duì)象
2.2.3 數(shù)據(jù)類(lèi)型
2.2.4 用戶自定義的數(shù)據(jù)類(lèi)型
2.2.5 數(shù)據(jù)類(lèi)型的轉(zhuǎn)換
2.2.6 操作符
2.2.7 函數(shù)類(lèi)屬性
2.3 VHDL的主要語(yǔ)句及應(yīng)用
2.3.1 進(jìn)程
2.3.2 過(guò)程及其函數(shù)
2.3.3 順序描述語(yǔ)句
2.3.4 信號(hào)賦值語(yǔ)句
2.3.5 COMPONENT語(yǔ)句和COMPONENT INSTANT語(yǔ)句
2.3.6 GENERIC語(yǔ)句和GENERATE語(yǔ)句
第3章典型VHDL設(shè)計(jì)實(shí)例
3.1 組合邏輯電路設(shè)計(jì)
3.1.1 邏輯門(mén)電路設(shè)計(jì)
3.1.2 常用編碼器設(shè)計(jì)
　　3.1.3 常用譯碼器設(shè)計(jì)
3.1.4 數(shù)據(jù)選擇器設(shè)計(jì)
3.1.5 數(shù)據(jù)分配器設(shè)計(jì)
3.1.6 數(shù)值比較器設(shè)計(jì)
3.1.7 算術(shù)運(yùn)算單元電路設(shè)計(jì)
3.2 時(shí)序邏輯電路設(shè)計(jì)
3.2.1 常用觸發(fā)器設(shè)計(jì)
3.2.2 常用數(shù)碼寄存器設(shè)計(jì)
3.2.3 常用計(jì)數(shù)器設(shè)計(jì)
3.3 有限狀態(tài)機(jī)設(shè)計(jì)
3.3.1 有限狀態(tài)機(jī)的建模
3.3.2 狀態(tài)編碼
3.3.3 Mealy型狀態(tài)機(jī)設(shè)計(jì)
3.3.4 Moore型狀態(tài)機(jī)設(shè)計(jì)
3.4 存儲(chǔ)器設(shè)計(jì)
3.4.1 只讀存儲(chǔ)器(ROM)的設(shè)計(jì)
3.4.2 隨機(jī)存儲(chǔ)器(RAM)的設(shè)計(jì)
3.4.3 順序存取存儲(chǔ)器的設(shè)計(jì)
第4章典型數(shù)字系統(tǒng)的設(shè)計(jì)
4.1 數(shù)字系統(tǒng)概述
4.2 數(shù)碼管動(dòng)態(tài)顯示掃描電路原理及設(shè)計(jì)
　　……
第5章 QuartusⅡ7.0開(kāi)發(fā)系統(tǒng)
第6章 SOPC系統(tǒng)簡(jiǎn)介
第7章 NiosⅡ嵌入式處理器及總線接口
第8章 NiosⅡ系統(tǒng)嵌入式外設(shè)
第9章 NiosⅡ系統(tǒng)設(shè)計(jì)
第10章一體化EDA開(kāi)發(fā)工具
參考文獻(xiàn)