嵌入式系統(tǒng)基礎(chǔ)教程

前言
第1章　嵌入式系統(tǒng)概論
　1.1　嵌入式系統(tǒng)概述
　1.2　嵌入式系統(tǒng)發(fā)展簡史
　　1.2.1　微處理器的發(fā)展
　　1.2.2　嵌入式系統(tǒng)的發(fā)展
　1.3　嵌入式系統(tǒng)的特點
　1.4　嵌入式系統(tǒng)的基本分類
　1.5　嵌入式系統(tǒng)的基本組成
　1.6　嵌入式處理器
　1.7　嵌入式系統(tǒng)的發(fā)展趨勢
　　1.7.1　嵌入式系統(tǒng)的現(xiàn)狀及主要制約因素
　　1.7.2　嵌入式系統(tǒng)的發(fā)展方向
　1.8　嵌入式系統(tǒng)的相關(guān)研究領(lǐng)域
　　1.8.1　嵌入式系統(tǒng)的主干學(xué)科領(lǐng)域
　　1.8.2　與嵌入式系統(tǒng)關(guān)系密切的技術(shù)領(lǐng)域
　1.9 本章小結(jié)
　1.10　習(xí)題和思考題
第2章　可編程邏輯器件與IP核
　2.1　EDA與可編程邏輯器件
　　2.1.1　EDA
　　2.1.2　硬件描述語言
　　2.1.3　可編程邏輯器件
　　2.1.4　主流的CPLD／FPGA開發(fā)工具
　　2.1.5　可編程邏輯器件CPLD／FPGA的設(shè)計流程
　2.2　FPGA應(yīng)用舉例
　　2.2.1　FPGA應(yīng)用舉例一：16位m序列偽隨機(jī)信號發(fā)生器
　　2.2.2　FPGA應(yīng)用舉例二：擴(kuò)展的凱撒密碼加密器
　2.3　系統(tǒng)級芯片
　　2.3.1　硅知識產(chǎn)權(quán)和知識產(chǎn)權(quán)核
　　2.3.2　系統(tǒng)芯片
　　2.3.3　IP核標(biāo)準(zhǔn)化基礎(chǔ)
　　2.3.4　IP核形態(tài)與優(yōu)選原則
　2.4　IP核互連與片上總線
　　2.4.1　IP核互連的拓?fù)浣Y(jié)構(gòu)
　　2.4.2　片上總線
　　2.4.3　片上總線CoreConnect
　　2.4.4　片上總線Avalon
　　2.4.5　五種片上總線的性能比較
　2.5　低功耗設(shè)計的基本原理
　　2.5.1　硬件低功耗設(shè)計
　　2.5.2　軟件低功耗設(shè)計
　2.6　本章小結(jié)
　2.7　習(xí)題和思考題
第3章　嵌入式微處理器技術(shù)基礎(chǔ)
　3.1　嵌入式微處理器的典型技術(shù)
　　3.1.1　I／O端口統(tǒng)一編址與特殊功能寄存器
　　3.1.2　哈佛結(jié)構(gòu)
　　3.1.3　桶型移位器
　　3.1.4　正交指令集
　　3.1.5　雙密度指令集
　　3.1.6　看門狗定時器
　　3.1.7　邊界對準(zhǔn)與端序
　　3.1.8　地址重映射
　　3.1.9　FIF0緩沖寄存器
　　3.1.10　主存控制器
　3.2　主流嵌入式微處理器
　　3.2.1　ARM系列嵌入式微處理器
　　3.2.2　MIPS RISC嵌入式　微處理器
　　3.2.3　PowerPC系列嵌入式微處理器
　3.3　嵌入式系統(tǒng)調(diào)試技術(shù)
　　3.3.1　指令集模擬器
　　3.3.2　ROM仿真器
　　3.3.3　實時在線仿真
　　3.3.4　片上調(diào)試技術(shù)與背景調(diào)試模式
……
第4章 組合邏輯電路
第5章 觸發(fā)器
第6章 時序邏輯電路
第7章 脈沖波形的產(chǎn)生與整形
第8章 半導(dǎo)體儲存器宇可編程邏輯器件
第9章 A/D與D/A轉(zhuǎn)換器
第10章 數(shù)字系統(tǒng)的設(shè)計
附錄
參考文獻(xiàn)