數(shù)字電子技術(shù)

緒論
第1章  半導(dǎo)體器件
1.1 半導(dǎo)體的基本知識(shí)3
1.1.1 本征半導(dǎo)體3
1.1.2 雜質(zhì)半導(dǎo)體4
1.1.3 PN結(jié)的形成和特性5
1.2 半導(dǎo)體二極管9
1.2.1 半導(dǎo)體二極管的結(jié)構(gòu)9
1.2.2 半導(dǎo)體二極管的伏安特性9
1.2.3 半導(dǎo)體二極管的主要參數(shù)10
1.2.4 半導(dǎo)體二極管的應(yīng)用12
1.2.5 特殊二極管12
1.3 雙極型半導(dǎo)體三極管15
1.3.1 三極管的結(jié)構(gòu)16
1.3.2 三極管的電流分配與放大作用17
1.3.3 共射極電路的特性曲線20
1.3.4 三極管的主要參數(shù)22
1.4 場(chǎng)效應(yīng)管24
1.4.1 結(jié)型場(chǎng)效應(yīng)管25
1.4.2 絕緣場(chǎng)效應(yīng)管28
1.4.3 場(chǎng)效應(yīng)管的主要參數(shù)32
1.4.4 場(chǎng)效應(yīng)管的特點(diǎn)及應(yīng)用33
本章小結(jié)34
習(xí)題34
第2章  數(shù)字邏輯基礎(chǔ)
2.1 數(shù)字電路概述37
2.1.1 數(shù)字信號(hào)和數(shù)字電路37
2.1.2 數(shù)字電路的分類和特點(diǎn)37
2.1.3 數(shù)字電路的研究方法38
2.2 數(shù)的進(jìn)制和二進(jìn)制代碼38
2.2.1 常用的數(shù)制38
2.2.2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換41
2.2.3 二進(jìn)制代碼43
2.3 邏輯代數(shù)及其基本運(yùn)算46
2.3.1 邏輯代數(shù)的邏輯變量和正、負(fù)邏輯46
2.3.2 邏輯代數(shù)的3種基本運(yùn)算46
2.4 邏輯代數(shù)的定律和規(guī)則48
2.4.1 邏輯代數(shù)的基本公式49
2.4.2 邏輯代數(shù)的三大規(guī)則50
2.4.3 若干常用公式51
2.5 常用的復(fù)合邏輯運(yùn)算52
2.6 邏輯問(wèn)題的幾種表示方法54
2.6.1 邏輯表達(dá)式和邏輯真值表54
2.6.2 邏輯圖56
2.6.3 波形圖和卡諾圖56
2.7 邏輯函數(shù)的代數(shù)化簡(jiǎn)法57
2.7.1 邏輯函數(shù)化簡(jiǎn)的意義和最簡(jiǎn)的概念57
2.7.2 代數(shù)化簡(jiǎn)邏輯函數(shù)的常用方法58
2.7.3 邏輯函數(shù)表達(dá)式不同形式的轉(zhuǎn)換60
2.8 邏輯函數(shù)的卡諾圖化簡(jiǎn)法62
2.8.1 邏輯函數(shù)的最小項(xiàng)及其最小項(xiàng)表達(dá)式 63
2.8.2 邏輯函數(shù)的最大項(xiàng)及其最大項(xiàng)表達(dá)式64
2.8.3 邏輯函數(shù)的卡諾圖表示方法65
2.8.4 卡諾圖化簡(jiǎn)邏輯函數(shù)的方法67
2.8.5 邏輯函數(shù)式的無(wú)關(guān)項(xiàng)71
2.8.6 具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)72
本章小結(jié)73
習(xí)題73
第3章  邏輯門電路
3.1 邏輯門電路概述75
3.1.1 邏輯門電路的特點(diǎn)及其類型75
3.1.2 半導(dǎo)體器件的開關(guān)特性75
3.2 基本邏輯門電路79
3.2.1 二極管與門和或門電路80
3.2.2 三極管非門電路81
3.3 TTL集成邏輯門電路82
3.3.1 TTL與非門的工作原理82
3.3.2 TTL與非門的電氣特性與參數(shù) 85
3.3.3 改進(jìn)的TTL與非門91
3.3.4 集電極開路與非門和三態(tài)與非門93
3.3.5 TTL數(shù)字集成電路的系列和特點(diǎn) 98
3.3.6 TTL集成門電路的使用注意事項(xiàng)100
3.4 其他類型的雙極型數(shù)字集成電路簡(jiǎn)介102
3.4.1 射極耦合邏輯電路（ECL）102
3.4.2 集成注入邏輯電路(I2L)104
3.5 MOS集成邏輯門電路106
3.5.1 CMOS非門106
3.5.2 CMOS傳輸門和雙向模擬開關(guān)109
3.5.3 CMOS與非門和或非門110
3.5.4 CMOS漏極開路門和三態(tài)門111
3.5.5 CMOS數(shù)字集成邏輯電路的系列112
3.5.6 CMOS邏輯電路的特點(diǎn)113
3.5.7 CMOS邏輯門電路的使用注意事項(xiàng)114
3.6 集成邏輯門接口技術(shù)116
3.6.1 用TTL電路驅(qū)動(dòng)CMOS電路116
3.6.2 用CMOS電路驅(qū)動(dòng)TTL電路117
3.6.3 TTL(CMOS)電路驅(qū)動(dòng)大電流負(fù)載118
本章小結(jié)119
習(xí)題119
第4章  組合邏輯電路
4.1 組合邏輯電路概述122
4.1.1 組合邏輯電路的特點(diǎn)122
4.1.2 組合邏輯電路的邏輯功能描述122
4.1.3 組合邏輯電路的類型和研究方法123
4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法123
4.2.1 組合邏輯電路的分析方法123
4.2.2 組合邏輯電路的設(shè)計(jì)方法124
4.3 組合電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象127
4.3.1 競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生原因128
4.3.2 競(jìng)爭(zhēng)冒險(xiǎn)的判斷和識(shí)別128
4.3.3 競(jìng)爭(zhēng)冒險(xiǎn)的消除129
4.4 加法器和數(shù)值比較器130
4.4.1 加法器130
4.4.2 數(shù)值比較器135
4.5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器138
4.5.1 數(shù)據(jù)選擇器138
4.5.2 數(shù)據(jù)分配器141
4.6 編碼器和譯碼器142
4.6.1 編碼器142
4.6.2 譯碼器149
4.6.3 集成中規(guī)模譯碼器的應(yīng)用156
本章小結(jié)159
習(xí)題159
第5章  觸發(fā)器
5.1 觸發(fā)器概述162
5.1.1 觸發(fā)器的特點(diǎn)162
5.1.2 觸發(fā)器的分類162
5.2 基本RS觸發(fā)器163
5.2.1 基本RS觸發(fā)器的電路結(jié)構(gòu)和工作原理 163
5.2.2 基本RS觸發(fā)器的功能描述方法164
5.2.3 基本RS觸發(fā)器的工作特點(diǎn)165
5.3 同步時(shí)鐘觸發(fā)器166
5.3.1 同步RS觸發(fā)器166
5.3.2 同步D觸發(fā)器167
5.3.3 同步JK觸發(fā)器168
5.3.4 同步T觸發(fā)器和T′觸發(fā)器168
5.3.5 同步觸發(fā)器的工作特點(diǎn)169
5.4 主從時(shí)鐘觸發(fā)器169
5.4.1 主從RS觸發(fā)器170
5.4.2 主從JK觸發(fā)器171
5.4.3 主從觸發(fā)器的工作特點(diǎn)172
5.5 邊沿觸發(fā)器172
5.5.1 維持阻塞式D觸發(fā)器173
5.5.2 利用門延遲時(shí)間的邊沿觸發(fā)器174
5.5.3 CMOS傳輸門型邊沿觸發(fā)器175
5.5.4 集成邊沿觸發(fā)器介紹177
5.5.5 邊沿觸發(fā)器時(shí)序圖的畫法178
5.6 集成觸發(fā)器使用中應(yīng)注意的幾個(gè)問(wèn)題179
5.6.1 集成觸發(fā)器的脈沖工作特性179
5.6.2 集成觸發(fā)器的參數(shù)181
5.6.3 電路結(jié)構(gòu)和邏輯功能的關(guān)系182
5.6.4 觸發(fā)器的選擇和使用183
5.6.5 不同類型時(shí)鐘觸發(fā)器之間的轉(zhuǎn)換183
本章小結(jié)185
習(xí)題185
第6章  時(shí)序邏輯電路
6.1 時(shí)序邏輯電路概述188
6.1.1 時(shí)序邏輯電路的概念和特點(diǎn)188
6.1.2 時(shí)序邏輯電路的分類189
6.1.3 時(shí)序邏輯電路的功能描述 189
6.2 時(shí)序邏輯電路的分析方法190
6.2.1 分析時(shí)序邏輯電路的一般步驟190
6.2.2 時(shí)序邏輯電路分析舉例191
6.3 計(jì)數(shù)器195
6.3.1 二進(jìn)制計(jì)數(shù)器196
6.3.2 十進(jìn)制計(jì)數(shù)器201
6.3.3 集成計(jì)數(shù)器205
6.3.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成210
6.3.5 計(jì)數(shù)器的應(yīng)用217
6.4 寄存器219
6.4.1 狀態(tài)寄存器220
6.4.2 移位寄存器221
6.4.3 移位寄存器在數(shù)據(jù)傳送系統(tǒng)中的應(yīng)用225
6.4.4 移位寄存器構(gòu)成移存型計(jì)數(shù)器226
6.5 順序脈沖發(fā)生器和序列信號(hào)發(fā)生器229
6.5.1 順序脈沖發(fā)生器229
6.5.2 序列信號(hào)發(fā)生器232
6.6 時(shí)序邏輯電路的設(shè)計(jì)234
6.6.1 同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟234
6.6.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例235
6.7 時(shí)序邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)240
本章小結(jié)241
習(xí)題242
第7章  脈沖信號(hào)的產(chǎn)生與整形
7.1 概述245
7.1.1 脈沖信號(hào)的特點(diǎn)及主要參數(shù)245
7.1.2 脈沖產(chǎn)生與整形電路的特點(diǎn)245
7.2 施密特觸發(fā)器246
7.2.1 門電路構(gòu)成的施密特觸發(fā)器246
7.2.2 集成施密特觸發(fā)器248
7.2.3 施密特觸發(fā)器的應(yīng)用248
7.3 單穩(wěn)態(tài)觸發(fā)器250
7.3.1 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器250
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器252
7.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用255
7.4 多諧振蕩器256
7.4.1 門電路構(gòu)成的多諧振蕩器257
7.4.2 石英晶體多諧振蕩器259
7.4.3 施密特觸發(fā)器構(gòu)成的多諧振蕩器260
7.5 555定時(shí)器及其應(yīng)用260
7.5.1 CC7555的電路結(jié)構(gòu)和工作原理261
7.5.2 555定時(shí)器構(gòu)成的施密特觸發(fā)器262
7.5.3 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器263
7.5.4 555定時(shí)器構(gòu)成的多諧振蕩器265
7.5.5 555定時(shí)器綜合應(yīng)用實(shí)例267
本章小結(jié)269
習(xí)題270
第8章  半導(dǎo)體存儲(chǔ)器
8.1 半導(dǎo)體存儲(chǔ)器概述272
8.2 只讀存儲(chǔ)器272
8.2.1 掩模ROM273
8.2.2 可編程只讀存儲(chǔ)器（PROM）275
8.2.3 可擦除可編程只讀存儲(chǔ)器276
8.2.4 只讀存儲(chǔ)器芯片簡(jiǎn)介280
8.3 隨機(jī)存儲(chǔ)器280
8.3.1 RAM的基本電路結(jié)構(gòu)281
8.3.2 RAM的存儲(chǔ)單元282
8.3.3 RAM芯片簡(jiǎn)介285
8.4 存儲(chǔ)器容量的擴(kuò)展286
8.4.1 位數(shù)的擴(kuò)展286
8.4.2 字?jǐn)?shù)的擴(kuò)展286
8.4.3 RAM的字?jǐn)?shù)、位數(shù)同時(shí)擴(kuò)展287
8.5 存儲(chǔ)器的應(yīng)用288
8.5.1 存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)288
8.5.2 存儲(chǔ)數(shù)據(jù)、程序290
本章小結(jié)291
習(xí)題291
第9章  可編程邏輯器件
9.1 概述293
9.2 可編程邏輯器件(PLD)的基本結(jié)構(gòu)和表示方法294
9.2.1 PLD的基本結(jié)構(gòu)295
9.2.2 PLD器件的表示方法295
9.3 現(xiàn)場(chǎng)可編程邏輯陣列（FPLA或PLA）296
9.3.1 PROM的結(jié)構(gòu)296
9.3.2 FPLA的結(jié)構(gòu)297
9.3.3 FPLA器件的應(yīng)用298
9.4 可編程陣列邏輯PAL299
9.4.1 PAL的基本電路結(jié)構(gòu)299
9.4.2 PAL的輸出電路結(jié)構(gòu)和反饋形式300
9.4.3 PAL器件的應(yīng)用302
9.4.4 PAL的特點(diǎn)306
9.5 通用陣列邏輯GAL306
9.5.1 常用GAL芯片的結(jié)構(gòu)306
9.5.2 GAL的輸出邏輯宏單元（OLMC）309
9.5.3 GAL器件的特點(diǎn)313
9.6 高密度PLD314
9.6.1 可擦除的可編程邏輯器件（EPLD）314
9.6.2 復(fù)雜的可編程邏輯器件（CPLD）317
9.6.3 現(xiàn)場(chǎng)可編程門陣列（FPGA）320
9.7 可編程邏輯器件的開發(fā)324
9.7.1 在系統(tǒng)可編程技術(shù)324
9.7.2 可編程邏輯器件的設(shè)計(jì)過(guò)程 325
9.7.3 邊界掃描測(cè)試技術(shù)327
本章小結(jié)328
習(xí)題329
第10章  D/A轉(zhuǎn)換和A/D轉(zhuǎn)換
10.1 概述330
10.2 D/A轉(zhuǎn)換器（DAC） 331
10.2.1 D/A轉(zhuǎn)換器的基本工作原理331
10.2.2 D/A轉(zhuǎn)換器的主要電路形式331
10.2.3 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo) 335
10.2.4 常用集成D/A轉(zhuǎn)換器簡(jiǎn)介335
10.3 A/D轉(zhuǎn)換器（ADC）338
10.3.1 A/D轉(zhuǎn)換器的基本工作過(guò)程338
10.3.2 A/D轉(zhuǎn)換器的主要電路形式340
10.3.3 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) 349
10.3.4 集成A/D轉(zhuǎn)換電路350
本章小結(jié)354
習(xí)題355
附錄A 數(shù)字電路系統(tǒng)的設(shè)計(jì)
A.1 數(shù)字電路系統(tǒng)的組成356
A.2 數(shù)字電路系統(tǒng)的方框圖描述法357
A.3 多路可編程控制器的設(shè)計(jì)與制作357
A.3.1 多路可編程控制器的電路設(shè)計(jì)357
A.3.2 電路制作與測(cè)試360
A.4 數(shù)字頻率計(jì)的設(shè)計(jì)與制作362
A.4.1 數(shù)字頻率計(jì)電路設(shè)計(jì)362
A.4.2 數(shù)字頻率計(jì)的制作與調(diào)試365
A.5 數(shù)字電路系統(tǒng)設(shè)計(jì)與制作的一般方法366
A.5.1 數(shù)字電路系統(tǒng)設(shè)計(jì)的一般方法366
A.5.2 數(shù)字電路系統(tǒng)的安裝與調(diào)試368
附錄B 數(shù)字系統(tǒng)一般故障的檢查和排除
B.1 常見故障370
B.2 產(chǎn)生故障的主要原因371
B.3 查找故障的常用方法371
B.4 故障的排除373
附錄C 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（GB3430—82）
C.1 型號(hào)的組成374
C.2 實(shí)際器件舉例374
附錄D 本書常用文字符號(hào)
D.1 晶體管符號(hào)375
D.2 電壓、電流和功率符號(hào)375
D.3 電阻、電導(dǎo)和電容符號(hào)377
D.4 時(shí)間和頻率符號(hào)377
D.5 邏輯器件及其他符號(hào)378
D.6 其他參數(shù)符號(hào)379
參考文獻(xiàn)380