CPLD/FPGA設(shè)計(jì)及應(yīng)用

定　價(jià)：￥37.00

作　者：	羅朝霞、高書莉
出版社：	人民郵電出版社
叢編項(xiàng)：	EDA技術(shù)實(shí)用叢書
標(biāo)　簽：	電子數(shù)字計(jì)算機(jī)

購(gòu)買這本書可以去

ISBN：	9787115159588	出版時(shí)間：	2007-07-01	包裝：	平裝
開本：	0開	頁(yè)數(shù)：	267	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《CPLD/FPGA設(shè)計(jì)及應(yīng)用》是從實(shí)際應(yīng)用角度出發(fā)，詳細(xì)介紹了基于EDA技術(shù)的CPLD/FPGA設(shè)計(jì)流程，CPLD/FPGA典型產(chǎn)品的結(jié)構(gòu)原理，VHDL硬件描述語(yǔ)言以及Quartus Ⅱ開發(fā)軟件；列舉了VHDL語(yǔ)言的各種語(yǔ)法結(jié)構(gòu)以及相應(yīng)例程；還介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般描述方法和設(shè)計(jì)過(guò)程；通過(guò)一些常用電路及具有使用價(jià)值的實(shí)例設(shè)計(jì)，使讀者掌握應(yīng)用可編程器件進(jìn)行設(shè)計(jì)的方法和技巧；最后討論了幾個(gè)CPLD/FPGA設(shè)計(jì)中的基本問(wèn)題?！禖PLD/FPGA設(shè)計(jì)及應(yīng)用（附光盤）》適合CPLD/FPGA硬件工程師和集成電路（IC）工程師閱讀和參考，也可作為高等院校通信工程、電子工程、計(jì)算機(jī)應(yīng)用技術(shù)、數(shù)字信號(hào)處理、圖像處理等專業(yè)本科生或研究生的教材。為了便于讀者更好地閱讀，《CPLD/FPGA設(shè)計(jì)及應(yīng)用（附光盤）》帶有配套的光盤。

作者簡(jiǎn)介

暫缺《CPLD/FPGA設(shè)計(jì)及應(yīng)用》作者簡(jiǎn)介

圖書目錄

第一章　EDA概述
1.1　EDA技術(shù)的含義　
1.2　EDA技術(shù)的發(fā)展歷史　
1.3　EDA技術(shù)的基本特征　
1.4　EDA技術(shù)的主要內(nèi)容　
1.5　EDA技術(shù)的設(shè)計(jì)流程　
1.6　EDA技術(shù)的發(fā)展趨勢(shì)　
第二章　可編程邏輯器件的基本原理　
2.1　專用集成電路設(shè)計(jì)與可編程邏輯器件
2.2　可編程邏輯器件分類　
2.3　可編程邏輯器件的發(fā)展歷程　
2.4　可編程邏輯器件的基本結(jié)構(gòu)　
第三章　Altera的CPLD/FPGA　
3.1　Altera的CPLD/FPGA器件系列
3.2　Altera的CPLD器件　
3.3　Altera的CPLD/FPGA的配置
第四章　VHDL硬件描述語(yǔ)言
4.1　VHDL概述　
4.2　VHDL語(yǔ)言基礎(chǔ)知識(shí)
4.4　VHDL的子程序　
第五章　QuartusⅡ開發(fā)軟件　
5.1　QuartusⅡ簡(jiǎn)介
5.2　QuartusⅡ原理圖輸入設(shè)計(jì)方法
5.3　QuartusⅡ文本輸入設(shè)計(jì)方法
5.4　QuartusⅡ混合輸入設(shè)計(jì)方法
5.5　QuartusⅡ調(diào)用宏功能模塊的設(shè)計(jì)方法　
第六章　CPLD/FPGA的常用設(shè)計(jì)
6.1　基本數(shù)學(xué)運(yùn)算模塊　
6.2　分頻器設(shè)計(jì)　
6.3　存儲(chǔ)模塊設(shè)計(jì)
6.4　狀態(tài)機(jī)設(shè)計(jì)　
第七章　數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例　
7.1　數(shù)字系統(tǒng)設(shè)計(jì)概述　
7.2　同步信號(hào)提取電路的設(shè)計(jì)
7.3　IIR濾波器的設(shè)計(jì)
7.4　DDS及相關(guān)設(shè)計(jì)　
7.5　曼徹斯特編解碼器　
7.6　交織/解交織器的設(shè)計(jì)
第八章　CPLD/FPGA設(shè)計(jì)中的基本問(wèn)題
8.1　有限字長(zhǎng)的影響　
8.2　時(shí)鐘問(wèn)題　
8.3　清零和置位信號(hào)　
8.4　毛刺的產(chǎn)生及消除　
參考文獻(xiàn)