VHDL與可編程邏輯器件應(yīng)用

定　價(jià)：￥25.00

作　者：	孫延鵬、張芝賢、尹常永
出版社：	航空工業(yè)出版社
叢編項(xiàng)：	面向21世紀(jì)精品教材
標(biāo)　簽：	算法語(yǔ)言

購(gòu)買這本書(shū)可以去

ISBN：	9787801837516	出版時(shí)間：	2006-12-01	包裝：	平裝
開(kāi)本：	16	頁(yè)數(shù)：	251	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《面向21世紀(jì)精品教材：VHDL與可編程邏輯器件應(yīng)用》從基礎(chǔ)、應(yīng)用、實(shí)踐三個(gè)角度，詳細(xì)介紹了EDA技術(shù)概況、現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的方法、VHDL基本設(shè)計(jì)方法、多種廠家的CPLD／FPGA及其應(yīng)用、EDA工具的使用，并論述了EDA技術(shù)在數(shù)字系統(tǒng)、數(shù)字信號(hào)處理、數(shù)字圖像處理、數(shù)字通信等領(lǐng)域的應(yīng)用，同時(shí)設(shè)計(jì)了相關(guān)實(shí)驗(yàn)內(nèi)容。《面向21世紀(jì)精品教材：VHDL與可編程邏輯器件應(yīng)用》突出內(nèi)容的實(shí)用性和典型性，書(shū)中所列實(shí)例多來(lái)自科研和教學(xué)實(shí)踐活動(dòng)，注重內(nèi)容的循序漸進(jìn)性，且經(jīng)過(guò)檢驗(yàn)?！睹嫦?1世紀(jì)精品教材：VHDL與可編程邏輯器件應(yīng)用》可作為工科高等院校電子信息類高年級(jí)本科生教材以及畢業(yè)設(shè)計(jì)參考資料，也可以作為相關(guān)專業(yè)研究生教材和參考資料，也可供從事電子信息、自動(dòng)控制、計(jì)算機(jī)應(yīng)用領(lǐng)域的工程技術(shù)人員參考。

作者簡(jiǎn)介

暫缺《VHDL與可編程邏輯器件應(yīng)用》作者簡(jiǎn)介

圖書(shū)目錄

第1章概述
1.1 可編程ASIC綜述
1.2 電子設(shè)計(jì)自動(dòng)化技術(shù)
1.3 數(shù)字系統(tǒng)的設(shè)計(jì)方法
1.4 EDA技術(shù)的發(fā)展趨勢(shì)
第2章常用數(shù)字電路設(shè)計(jì)方法
2.1 組合邏輯電路設(shè)計(jì)的一般方法
2.2 時(shí)序邏輯電路設(shè)計(jì)的一般方法
第3章 FPGA/CPLD結(jié)構(gòu)
3.1 可編程邏輯器件的基本結(jié)構(gòu)及分類
3.2 通用陣列邏輯(GAL)器件
3.3 復(fù)雜可編程邏輯器件(CPLD)
3.4 現(xiàn)場(chǎng)可編程門陣列(FPGA)
第4章 VHDL基礎(chǔ)
4.1 VHDL概述
4.2 VHDL的基本結(jié)構(gòu)
4.3 VHDL的數(shù)據(jù)及文字規(guī)則
4.4 VHDL操作符(OPERATORS)
4.5 VHDL順序語(yǔ)句(Sequential Statements)
4.6 VHDL并行語(yǔ)句(Concurrent Statements)
4.7 有限狀態(tài)機(jī)的設(shè)計(jì)
第5章開(kāi)發(fā)軟件應(yīng)用
5.1 MAX+plusⅡ簡(jiǎn)介
5.2 MAX+plusⅡ軟件安裝
5.3 MAX+plusⅡ應(yīng)用
5.4 ispLEVER簡(jiǎn)介
5.5 ispLEVER開(kāi)發(fā)工具的原理圖輸入
5.6 ispLEVER工具中用VHDL和VerilogHDL輸入的設(shè)計(jì)方法
第6章 Altera公司FPGA的配置
6.1 Altera公司的ByteBlasterMV并行下載電纜
6.2 使用ByteBlasterMV時(shí)的兩種配置模式
6.3 采用Altera公司配置芯片進(jìn)行配置
第7章 CPLD/FPGA設(shè)計(jì)實(shí)踐
7.1 常用數(shù)字電路模塊的描述
7.2 基本時(shí)序邏輯電路的VHDL描述
7.3 常用算法VHDL實(shí)現(xiàn)
7.4 數(shù)字濾波器的FPGA實(shí)現(xiàn)
7.5 A/D采樣控制器的設(shè)計(jì)
7.6 二進(jìn)制頻移鍵控(FSK)調(diào)整與解調(diào)的VHDL實(shí)現(xiàn)
7.7 正弦波信號(hào)發(fā)生器的設(shè)計(jì)
7.8 圖像序列累加器的FPGA設(shè)計(jì)
第8章實(shí)驗(yàn)指導(dǎo)
……
附錄 SH-EDA實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介
參考文獻(xiàn)