計(jì)算機(jī)組成與設(shè)計(jì)

序一
序二
前言
1 數(shù)字系統(tǒng)及其設(shè)計(jì)
1.1 數(shù)字邏輯與數(shù)字電路
1.1.1 邏輯代數(shù)的基本知識(shí)
1.1.2 常見的門電路
1.2 數(shù)字系統(tǒng)基礎(chǔ)
1.2.1 數(shù)字系統(tǒng)的表示
1.2.2 數(shù)字系統(tǒng)的實(shí)現(xiàn)
1.2.3 數(shù)字系統(tǒng)中的信號(hào)延遲與干擾
1.2.4 數(shù)字系統(tǒng)的可靠性
1.2.5 數(shù)字系統(tǒng)的功率消耗
1.3 數(shù)字系統(tǒng)設(shè)計(jì)
1.3.1 EDA簡介
1.3.2 硬件描述語言
習(xí)題1
2 計(jì)算機(jī)系統(tǒng)概論
2.1 計(jì)算機(jī)的基本構(gòu)成
2.1.1 運(yùn)算器
2.1.2 存儲(chǔ)器
2.1.3 控制器
2.1.4 輸入/輸出設(shè)備
2.1.5 系統(tǒng)連接
2.2 計(jì)算機(jī)軟件概述
2.2.1 軟件的分類
2.2.2 操作系統(tǒng)的概念
2.2.3 計(jì)算機(jī)語言及其編譯
2.3 計(jì)算機(jī)系統(tǒng)的歷史與發(fā)展
2.3.1 計(jì)算機(jī)的發(fā)展歷史
2.3.2 計(jì)算機(jī)的分類
2.3.3 計(jì)算機(jī)的應(yīng)用領(lǐng)域
習(xí)題2
3 數(shù)據(jù)編碼
3.1 數(shù)制的轉(zhuǎn)換
3.2 定點(diǎn)數(shù)的編碼
3.2.1 無符號(hào)數(shù)的編碼
3.2.2 有符號(hào)數(shù)的編碼
3.3 浮點(diǎn)數(shù)的編碼
3.4 文字的編碼
3.4.1 英文字符的編碼
3.4.2 漢字的編碼
3.4.3 十進(jìn)制數(shù)的編碼
3.5 檢錯(cuò)碼和糾錯(cuò)碼
3.5.1 奇偶校驗(yàn)碼
3.5.2 海明碼
3.5.3 循環(huán)碼
3.6 圖形數(shù)據(jù)編碼
習(xí)題3
4 數(shù)據(jù)運(yùn)算與運(yùn)算器
4.1 定點(diǎn)數(shù)加減法運(yùn)算
4.1.1 補(bǔ)碼加法
4.1.2 補(bǔ)碼減法
4.1.3 溢出概念與檢測方法
4.1.4 基本的二進(jìn)制加法/減法器
4.2 定點(diǎn)數(shù)乘除法運(yùn)算
4.2.1 原碼一位乘法
4.2.2 補(bǔ)碼一位乘法
4.2.3 定點(diǎn)數(shù)除法運(yùn)算
4.3 邏輯運(yùn)算
4.4 定點(diǎn)運(yùn)算器的組成結(jié)構(gòu)
4.5 浮點(diǎn)數(shù)運(yùn)算和浮點(diǎn)運(yùn)算器
4.5.1 浮點(diǎn)加法和減法
4.5.2 浮點(diǎn)乘、除法運(yùn)算
4.6 圖形數(shù)據(jù)運(yùn)算
習(xí)題4
5 存儲(chǔ)系統(tǒng)
5.1 存儲(chǔ)器芯片簡介
5.1.1 SRAM芯片的結(jié)構(gòu)和工作原理
5.1.2 DRAM芯片的結(jié)構(gòu)和工作原理
5.1.3 ROM的結(jié)構(gòu)和原理
5.1.4 相聯(lián)存儲(chǔ)器
5.2 存儲(chǔ)系統(tǒng)的構(gòu)成
5.2.1 位擴(kuò)展
5.2.2 字?jǐn)U展
5.2.3 字位擴(kuò)展
5.3 高速緩沖存儲(chǔ)器
5.3.1 基本原理
5.3.2 地址映像
5.3.3 替換策略及更新策略
5.4 虛擬存儲(chǔ)器
5.4.1 頁式虛擬存儲(chǔ)器
5.4.2 段式虛擬存儲(chǔ)器
5.4.3 段頁式虛擬存儲(chǔ)器
習(xí)題5
6 指令系統(tǒng)
6.1 指令格式和指令編碼
6.1.1 操作碼
6.1.2 地址碼
6.1.3 指令字
6.2 操作數(shù)的存儲(chǔ)及其尋址方式
6.2.1 操作數(shù)的類型和存儲(chǔ)方式
6.2.2 數(shù)據(jù)的尋址方式
6.3 指令系統(tǒng)
6.3.1 指令系統(tǒng)的設(shè)計(jì)
6.3.2 常見指令類型
6.3.3 指令系統(tǒng)設(shè)計(jì)思想
6.3.4 指令系統(tǒng)實(shí)例
習(xí)題6
7 控制器
7.1 基本概念
7.2 指令周期
7.2.1 運(yùn)算指令周期
7.2.2 訪存指令周期
7.2.3 控制指令周期
7.3 硬連線控制器
7.3.1 指令周期流程圖
7.3.2 硬連線控制器的設(shè)計(jì)
7.4 微程序控制器
7.4.1 微程序和微指令
7.4.2 微程序控制器原理
7.4.3 微程序的設(shè)計(jì)
7.5 陣列邏輯控制器
7.6 指令的流水執(zhí)行
習(xí)題7
8 系統(tǒng)總線
8.1 總線的基本概念
8.1.1 總線的分類
8.1.2 總線的信息傳輸方式
8.1.3 總線通信的定時(shí)方式
8.2 總線控制
8.2.1 鏈?zhǔn)讲樵兎绞?br /> 8.2.2 計(jì)數(shù)器定時(shí)查詢方式
8.2.3 獨(dú)立請求方式
8.3 總線信號(hào)傳輸技術(shù)
8.4 總線接口
8.4.1 串行總線接口
8.4.2 并行總線接口
習(xí)題8
9 外圍設(shè)備
9.1 輸出設(shè)備
9.1.1 顯示設(shè)備
9.1.2 打印設(shè)備
9.2 輸入設(shè)備
9.2.1 文字輸入設(shè)備
9.2.2 圖形輸入設(shè)備
9.2.3 圖像輸入設(shè)備
9.2.4 音頻輸入/輸出設(shè)備
9.3 磁盤存儲(chǔ)設(shè)備
9.3.1 磁記錄原理與記錄方式
9.3.2 硬磁盤存儲(chǔ)設(shè)備
9.3.3 磁盤陣列
9.4 光盤存儲(chǔ)設(shè)備
9.4.1 光盤的分類
9.4.2 光盤的結(jié)構(gòu)
9.4.3 信息存儲(chǔ)方式
9.4.4 光盤驅(qū)動(dòng)器
9.4.5 可擦寫光盤
習(xí)題9
10 輸入/輸出系統(tǒng)
10.1 基本的輸入/輸出方式
10.1.1 外圍設(shè)備的尋址
10.1.2 外圍設(shè)備的定時(shí)
10.1.3 程序查詢輸入/輸出方式
10.2 中斷
10.2.1 中斷的基本概念
10.2.2 中斷響應(yīng)的過程
10.2.3 中斷請求與裁決
10.2.4 多重中斷與中斷屏蔽
10.2.5 中斷的類型與應(yīng)用
10.3 直接存儲(chǔ)器訪問的輸入/輸出方式
10.3.1 DMA方式的基本概念
10.3.2 DMA傳送方式
10.3.3 基本的DMA接口
10.4 通道輸入/輸出方式
10.4.1 通道的類型
10.4.2 通道的功能
10.4.3 通道工作過程
10.4.4 輸入/輸出接口與總線
習(xí)題10
主要參考文獻(xiàn)