123,123,123

內(nèi)容簡(jiǎn)介

　　本書(shū)是教育部“高等教育面向21世紀(jì)教學(xué)內(nèi)容和課程體系改革計(jì)劃”的研究成果，是面向21世紀(jì)課程教材，同時(shí)也是教育部信息與電子科學(xué)學(xué)科“九五”規(guī)劃國(guó)家級(jí)重點(diǎn)教材。它是北京大學(xué)教授依據(jù)多年的教學(xué)和科研經(jīng)驗(yàn)，并參考國(guó)內(nèi)、外優(yōu)秀教材編寫(xiě)而成。本書(shū)分為兩部分，前六章介紹組合邏輯電路設(shè)計(jì)、反饋電路設(shè)計(jì)和同步時(shí)序邏輯電路設(shè)計(jì)；后三章扼要地介紹CPU的組成、接口電路和含CPU的器件。本書(shū)特點(diǎn)一是把數(shù)字邏輯電路、微機(jī)原理和接口技術(shù)等內(nèi)容相結(jié)合、建立了新的結(jié)構(gòu)體系；二是在選材和對(duì)命題的論述方面，有其獨(dú)到之處；三是在行文敘事方面，善于啟發(fā)讀者思維，而且配有大量獨(dú)具匠心的思考題和習(xí)題，有利于培養(yǎng)學(xué)生的創(chuàng)新能力。本書(shū)可作為高等學(xué)校信息與電子科學(xué)專業(yè)的教科書(shū)，也可供其它專業(yè)選用和社會(huì)讀者閱讀。

作者簡(jiǎn)介

暫缺《數(shù)字邏輯電路》作者簡(jiǎn)介

圖書(shū)目錄

第一章  緒論
1. 1  數(shù)碼
1. 1. 1  自然數(shù)的表示方法
1. 1. 2  二進(jìn)制數(shù)和十六進(jìn)制數(shù)
1. 1. 3  數(shù)碼的意義
1. 2  邏輯變量和邏輯函數(shù)
1. 2. 1  邏輯數(shù)和邏輯變量
1. 2. 2  邏輯函數(shù)
1. 3  邏輯電路與邏輯信號(hào)
1. 3. 1  組成邏輯電路的基本單元
1. 3. 2  邏輯電平與邏輯極性
1. 3. 3  邏輯電路的用途
1. 4  常用的二進(jìn)制碼
1. 4. 1  二-十進(jìn)制碼(Binary Coded Decimal)
1. 4. 2  循環(huán)碼
*1. 4. 3  檢錯(cuò)碼和糾錯(cuò)碼
1. 4. 4  字符編碼(Alphanumeric Code)
思考題
習(xí)  題
第二章  邏輯運(yùn)算和邏輯門
2. 1  簡(jiǎn)單的邏輯等式
2. 1. 1  恒等和非運(yùn)算
2. 1. 2  恒等門和非門
2. 2  與運(yùn)算和或運(yùn)算
2. 2. 1  與和或的運(yùn)算規(guī)則
2. 2. 2  與函數(shù)和或函數(shù)
2. 2. 3  真值圖
2. 2. 4  與門和或門
2. 3  門電路之組成和主要參數(shù)
2. 3. 1  集成門之組成
2. 3. 2  MOSFET門
2. 3. 3  邏輯電平與噪聲容限
2. 3. 4  傳輸延遲時(shí)間
2. 4  同和異或
2. 4. 1  同和異或的定義
2. 4. 2  簡(jiǎn)單的算術(shù)運(yùn)算電路
2. 5  邏輯代數(shù)的運(yùn)算規(guī)則
2. 5. 1  邏輯函數(shù)的變換規(guī)則
2. 5. 2  代數(shù)運(yùn)算的一般規(guī)則
2. 5. 3  0-1律
2. 5. 4  與. 或的重疊律和互補(bǔ)律
*2. 5. 5  同和異或的特殊運(yùn)算規(guī)則
附  錄  高速邏輯電路
思考題
習(xí)  題
第三章  組合邏輯電路設(shè)計(jì)
3. 1  組成邏輯電路的基本方法
3. 1. 1  邏輯函數(shù)的表述方式
3. 1. 2  最小項(xiàng)和最大項(xiàng)
3. 1. 3  邏輯函數(shù)的基本形式
3. 2  組合邏輯電路的標(biāo)準(zhǔn)形式及電路的化簡(jiǎn)
3. 2. 1  邏輯電路的標(biāo)準(zhǔn)形式
3. 2. 2  邏輯函數(shù)表述方式的選擇
3. 2. 3  邏輯函數(shù)的化簡(jiǎn)
*3. 2. 4  多因變量電路的化簡(jiǎn)
3. 3  有禁止態(tài)的邏輯函數(shù)
3. 3. 1  8-4-2-1碼譯碼器
3. 3. 2  BCD-七段譯碼器
3. 3. 3  五位左移碼譯碼電路
3. 4  組合邏輯電路中的冒險(xiǎn)
3. 4. 1  冒險(xiǎn)與競(jìng)爭(zhēng)
3. 4. 2  動(dòng)態(tài)冒險(xiǎn)
3. 4. 3  邏輯信號(hào)的判讀
*3. 4. 4  利用延遲時(shí)間的輔助電路
3. 5  三態(tài)門與傳輸門
3. 5. 1  三態(tài)門與總線
3. 5. 2  MOSFET傳輸門
*3. 5. 3  三態(tài)門組成邏輯電路
附錄一  混合邏輯圖
附錄二  邏輯單元的符號(hào)
思考題
習(xí)  題
第四章  可編程邏輯電路
4. 1  通用的組合邏輯電路
4. 1. 1  通用的邏輯函數(shù)式
4. 1. 2  通用的組合邏輯電路
*4. 1. 3  用通用器件組成專用電路
4. 1. 4  傳輸開(kāi)關(guān)
4. 2  可編程邏輯器件
4. 2. 1  可編程邏輯器件之組成
4. 2. 2  可編程邏輯陣列(PAL)
4. 2. 3  通用邏輯陣列(GAL)
*4. 2. 4  PLD的開(kāi)發(fā)過(guò)程
4. 3  只讀存儲(chǔ)器(ROM)
4. 3. 1  ROM的邏輯結(jié)構(gòu)
4. 3. 2  乘法器
4. 3. 3  ROM的時(shí)序
4. 4  受指令控制的邏輯電路
4. 4. 1  組成受控電路的基本方法
4. 4. 2  鏈?zhǔn)紸LU之組成
*4. 4. 3  一種集成的ALU基本單元
*4. 4. 4  并行運(yùn)算的ALU
附  錄  二進(jìn)制數(shù)的機(jī)器運(yùn)算
思考題
習(xí)  題
第五章  反饋與鎖存器
5. 1  反饋電路的分析方法
5. 1. 1  反饋與邏輯穩(wěn)定態(tài)
5. 1. 2  反饋電路的分析方法
5. 1. 3  狀態(tài)轉(zhuǎn)移過(guò)程
5. 1. 4  狀態(tài)轉(zhuǎn)移圖
5. 2  鎖存器
5. 2. 1  鎖存器的邏輯功能
5. 2. 2  "寫(xiě)入"控制
*5. 2. 3  準(zhǔn)動(dòng)態(tài)MOSFET鎖存器
5. 3  含鎖存器的基本電路
5. 3. 1  鎖存器用于讀取邏輯信號(hào)
5. 3. 2  主從觸發(fā)器
*5. 3. 3  單穩(wěn)態(tài)與無(wú)穩(wěn)態(tài)電路
5. 4  反饋電路的設(shè)計(jì)
5. 4. 1  反饋電路的設(shè)計(jì)過(guò)程
5. 4. 2  維持-阻塞電路的設(shè)計(jì)
5. 4. 3  單脈沖發(fā)生器的邏輯設(shè)計(jì)
5. 4. 4  狀態(tài)代碼的設(shè)計(jì)
5. 5  隨機(jī)存取存儲(chǔ)器
5. 5. 1  鎖存器陣列
*5. 5. 2  靜態(tài)nAM中的存儲(chǔ)單元
5. 5. 3  動(dòng)態(tài)RAM
附  錄  觸發(fā)器常見(jiàn)符號(hào)和國(guó)家標(biāo)準(zhǔn)符號(hào)對(duì)照表
思考題
習(xí)  題
第六章  同步時(shí)序邏輯電路
6. 1  觸發(fā)器的邏輯功能
6. 1. 1  觸發(fā)器的描述
6. 1. 2  移位寄存器
6. 1. 3  保持與變反
*6. 1. 4  集成的T觸發(fā)器與JK觸發(fā)器
6. 2  同步計(jì)數(shù)器的基本電路
6. 2. 1  二進(jìn)制加法計(jì)數(shù)器
6. 2. 2  二進(jìn)制減法計(jì)數(shù)器
6. 2. 3  8-4-2-1 BCD碼計(jì)數(shù)器
6. 2. 4  左移BCD碼計(jì)數(shù)器
6. 3  計(jì)數(shù)器的控制電路
6. 3. 1  啟動(dòng)與進(jìn)位控制電路
6. 3. 2  置數(shù)電路
6. 3. 3  可預(yù)置計(jì)數(shù)器
6. 4  同步時(shí)序邏輯電路之組成
6. 4. 1  同步信號(hào)發(fā)生器
6. 4. 2  數(shù)字式頻率計(jì)
6. 4. 3  同步時(shí)序邏輯電路的基本模型
6. 5  小規(guī)模同步時(shí)序邏輯電路的設(shè)計(jì)
6. 5. 1  小規(guī)模同步時(shí)序邏輯電路
6. 5. 2  同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程
*6. 5. 3  觸發(fā)器直接輸出的電路
*6. 6  同步時(shí)序邏輯電路的分析
6. 6. 1  基本分析方法
6. 6. 2  m序列碼發(fā)生器
附  錄  異步計(jì)數(shù)器
思考題
習(xí)  題
第七章  CPU型微處理器
7. 1  微處理器中的控制器
7. 1. 1  微處理器
7. 1. 2  控制單元的基本結(jié)構(gòu)
7. 1. 3 CCU之組成
7. 2  CPU型微處理器
7. 2. 1  CPU的基本結(jié)構(gòu)
7. 2. 2  CPU的運(yùn)算器
7. 2. 3  讀／寫(xiě)控制電路
7. 2. 4  讀和寫(xiě)的操作過(guò)程
7. 2. 5  聯(lián)絡(luò)應(yīng)答控制
7. 3  機(jī)器語(yǔ)言指令
7. 3. 1  機(jī)器語(yǔ)言
7. 3. 2  匯編語(yǔ)言的指令格式
*7. 3. 3  尋址方式
7. 3. 4  基本的轉(zhuǎn)移指令
7. 3. 5  狀態(tài)控制指令
7. 4  程序的流程
7. 4. 1  簡(jiǎn)單的程序段
7. 4. 2  分支程序與循環(huán)程序
7. 4. 3  有條件的循環(huán)程序
*7. 4. 4  數(shù)據(jù)塊的傳送指令與搜索指令
*7. 5  關(guān)于運(yùn)算指令的說(shuō)明
7. 5. 1  關(guān)于算術(shù)運(yùn)算指令的說(shuō)明
7. 5. 2  邏輯運(yùn)算與位操作指令
7. 5. 3  移位指令
7. 6  子程序調(diào)用
7. 6. 1  地址空間的分配
7. 6. 2  子程序調(diào)用與堆棧
7. 6. 3  中斷
*7. 6. 4  中斷服務(wù)子程序的組成
*7. 6. 5  中斷的屏蔽
附  錄  Z-80指令表
思考題
習(xí)  題
第八章  接口電路
8. 1  并行傳送的基本方法
8. 1. 1  并行傳送的工作方式
8. 1. 2  查詢傳送
8. 1. 3  中斷傳送
8. 2  常用的并行接口器件
8. 2. 1  通用的并行接口
*8. 2. 2  中斷控制單元
8. 2. 3  數(shù)模轉(zhuǎn)換器
8. 2. 4  模數(shù)轉(zhuǎn)換器
*8. 2. 5  采樣保持電路
8. 3  可編程接口器件
8. 3. 1  可編程I/O接口之組成
8. 3. Z280-PIO
8. 3. 3  可編程計(jì)數(shù)器
8. 3. 4  8253型計(jì)數(shù)器／定時(shí)器
8. 4  串行通信
8. 4. 1  異步串行通信
8. 4. 2  異步時(shí)鐘的校正
*8. 4. 3  同步串行通信
*8. 4. 4  可編程串行接口
*8. 5  存儲(chǔ)器與外設(shè)直接傳送數(shù)據(jù)
8. 5. 1  存儲(chǔ)器直接存取傳送方式(DNA)
8. 5. 2  DMAC的結(jié)構(gòu)
思考題
習(xí)  題
第九章  微處理器的發(fā)展
9. 1  二進(jìn)制數(shù)的乘. 除運(yùn)算
9. 1. 1  數(shù)字信號(hào)處理中的乘運(yùn)算
9. 1. 2  整數(shù)的乘法運(yùn)算
9. 1. 3  定點(diǎn)數(shù)與浮點(diǎn)數(shù)
9. 1. 4  除法運(yùn)算
9. 2  8086型CPU
9. 2. 1  8086的引腳
9. 2. 2  8086的結(jié)構(gòu)
9. 2. 3  8086的中斷系統(tǒng)
9. 2. 4  8086的工作方式
9. 3  微型計(jì)算機(jī)系統(tǒng)的組成
9. 3. 1  80286微處理器
9. 3. 2  IBM PC／AT概述
9. 3. 3  IBM PC／AT主板結(jié)構(gòu)及地址分配
9. 3. 4  AT機(jī)總線與時(shí)序
9. 3. 5  AT機(jī)I/O擴(kuò)展總線--ISA總線
9. 3. 6  主板上的接口部件和外部接口設(shè)備
9. 4  單片微型計(jì)算機(jī)
9. 4. 1  單片機(jī)的組成
9. 4. 2  存儲(chǔ)器和I/O擴(kuò)展
9. 4. 3  中斷與定時(shí)器／計(jì)數(shù)器
9. 4. 4  串行口與定時(shí)器／計(jì)數(shù)器2
9. 4. 5  復(fù)位. 電源控制與加密
9. 5  數(shù)字信號(hào)處理器(DSP芯片)
9. 5. 1  概述
9. 5. 2  定點(diǎn)運(yùn)算DSP芯片
9. 5. 3  浮點(diǎn)運(yùn)算DSP芯片
附錄一  32位與64位微處理器
附錄二  MCS-51指令
習(xí)題
主要參考資料
附錄  教學(xué)說(shuō)明