數(shù)字電路與邏輯設(shè)計)（脈沖與數(shù)學(xué)電路(第三版）

緒論
第1章邏輯函數(shù)
1. 1 邏輯代數(shù)
1. 1. 1 基本邏輯運算
1. 1. 2 邏輯函數(shù)的基本定理
1. 1. 3 邏輯函數(shù)的基本運算規(guī)則
1. 2 邏輯函數(shù)的標(biāo)準(zhǔn)型
1. 2. 1 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
1. 2. 2 將邏輯函數(shù)變換為標(biāo)準(zhǔn)型
1. 3 幾種常用的復(fù)合邏輯及其邏輯汀
1. 3. 1 三種基本邏輯門
1. 3. 2 常用的復(fù)合邏輯及其邏輯門
1. 3. 3 正邏輯與負(fù)邏輯
1. 4 邏輯函數(shù)的簡化
1. 4. 1 邏輯代數(shù)簡化法
1. 4. 2 卡諾圖簡化法
*1. 5 卡諾圖的其他應(yīng)用
習(xí)題
第2章 集成邏輯門
2. 1 晶體二極管和三極管的開關(guān)特性
2. 1. 1 晶體二極管的開關(guān)特性
2. 1. 2 晶體三極管的開關(guān)特性
2. 2 TTL邏輯門
2. 2. 1 淺飽和型TTL與非門
2. 2. 2 TTL與非門的性能指標(biāo)
2. 2. 3 其他TTL與非門
2. 2. 4 集電極開路與非門 OC門
2. 2. 5 三態(tài)TTL與非門 TSL
2. 3 射極耦合邏輯門 ECL
2. 3. 1 ECL反相器
2. 3. 2 ECL或／或非門
2. 4 MOS邏輯門
2. 4. 1 MOS管
2. 4. 2 MOS管的靜態(tài)特性
2. 4. 3 NMOS邏輯門
2. 4. 4 CMOS邏輯門
*2. 5 集成邏輯門使用中的幾個問題
習(xí)題
第3章 組合邏輯電路
3. 1 組合邏輯電路的設(shè)計
3. 1. 1 提供原. 反變量輸入條件下的組合電路的設(shè)計
3. 1. 2 在提供原變量輸入條件下的組合電路的設(shè)計
*3. 1. 3 多端輸出組合電路的設(shè)計
3. 2 組合邏輯電路的分析
3. 3 編碼與編碼器
3. 3. 1 編碼
3. 3. 2 編碼器
3. 4譯碼與譯碼器
3. 4. 1 譯碼器的設(shè)計
3. 4. 2 中規(guī)模集成通用譯碼器
3. 4. 3 碼制轉(zhuǎn)換譯碼器
3. 4. 4 中規(guī)模集成數(shù)字顯示譯碼器
3. 5 二進(jìn)制運算電路
3. 5. 1 半加器
3. 5. 2 全加器
3. 5. 3 中規(guī)模集成4位加法器
3. 5. 4 數(shù)值比較器
3. 6 數(shù)據(jù)選擇器
3. 6. 1 數(shù)據(jù)選擇器的類型及主要性能
3. 6. 2 用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)
3. 6. 3 數(shù)據(jù)選擇器的應(yīng)用
*3. 7 數(shù)據(jù)分配器
*3. 8 奇偶產(chǎn)生器／檢驗器
3. 8. 1 奇偶產(chǎn)生器／檢驗器的設(shè)計
3. 8. 2 中規(guī)模集成奇偶產(chǎn)生器／檢驗器
3. 9 組合邏輯電路中的冒險現(xiàn)象
3. 9. 1 組合電路中的競爭與冒險
3. 9. 2 邏輯冒險的檢查和消除
3. 9. 3 功能冒險的消除
習(xí)題
第4章 集成觸發(fā)器
4. 1 RS觸發(fā)器
4. 1. 1 基本RS觸發(fā)器
4. 1. 2 時鐘RS觸發(fā)器
4. 1. 3 主從RS觸發(fā)器
4. 2 主從JK觸發(fā)器
4. 3 維持阻塞型D觸發(fā)器
4. 4 T和T''觸發(fā)器
4. 4. 1 T觸發(fā)器
4. 4. 2 T''觸發(fā)器
*4. 5 邊沿型觸發(fā)器
4. 6 CMOS觸發(fā)器
4. 6. 1 CMOSD觸發(fā)器
4. 6. 2 CMOSJK觸發(fā)器
4. 7 集成觸發(fā)器使用中的幾個問題
4. 7. 1 集成觸發(fā)器的選用
4. 7. 2 激勵表的應(yīng)用
4. 7. 3 觸發(fā)器類型轉(zhuǎn)換
4. 7. 4 如何畫工作波形
習(xí)題
第5章 時序邏輯電路
5. 1 時序邏輯電路概述
5. 2 同步時序電路的設(shè)計
5. 2. 1 同步時序電路的設(shè)計方法
5. 2. 2 擬定原始狀態(tài)表或狀態(tài)圖
5. 2. 3 狀態(tài)簡化
5. 2. 4 狀態(tài)分配
5. 2. 5 確定激勵函數(shù)和輸出函數(shù)
5. 2. 6 設(shè)計舉例
5. 3 同步時序電路的分析
5. 4 寄存器和鎖存器
5. 4. 1 寄存器
5. 4. 2 鎖存器
5. 5 移位寄存器
5. 5. 1 移位寄存器的設(shè)計
5. 5. 2 中規(guī)模集成移位寄存器
5. 6 計數(shù)器
5. 6. 1 計數(shù)器的功能和分類
5. 6. 2 同步計數(shù)器
5. 6. 3 異步計數(shù)器
5. 6. 4 中規(guī)模集成計數(shù)器
5. 7 序列信號發(fā)生器
習(xí)題
第6章 存儲器和可編程邏輯器件
6. 1 隨機(jī)存儲器 RAM
6. 1. 1 動態(tài)MOS反相器
6. 1. 2 RAM的基本結(jié)構(gòu)
6. 1. 3 RAM的典型產(chǎn)品介紹
6. 1. 4 RAM的容量擴(kuò)展
6. 2 只讀存儲器 ROM
6. 2. 1 只讀存儲器 ROM
6. 2. 2 可擦可編只讀存儲器 EPROM
6. 2. 3 電可編程序只讀存儲器 EzPROM
*6. 2. 4 ROM的應(yīng)用
6. 3 可編程邏輯器件的結(jié)構(gòu)和分類
6. 3. 1 PLD器件表示方法
6. 3. 2 PLD的基本結(jié)構(gòu)
6. 3. 3 PLD的分類
6. 3. 4 可編程邏輯器件的優(yōu)點
6. 4 可編程通用陣列邏輯 GAL
6. 4. 1 GAL器件的基本結(jié)構(gòu)
6. 4. 2 輸出邏輯宏單元 OLMC 的組態(tài)結(jié)構(gòu)
*6. 4. 3 編程應(yīng)用中的幾個技術(shù)問題
*6. 5 可編程邏輯陣列 PLA
6. 5. 1 PLA的工作原理
6. 5. 2 用戶可編程邏輯陣列FPLA
習(xí)題
第7章 FPGA技術(shù)
7. 1 FPGA技術(shù)概述
7. 1. 1 FPGA的分類
7. 1. 2 FPGA的性能指標(biāo)
7. 1. 3 FPGA的簡化表示方法
7. 1. 4 FPGA的優(yōu)點
7. 2 FPGA的電路結(jié)構(gòu)
7. 2. 1 LCA型FPGA的電路結(jié)構(gòu)
7. 2. 2 CLB邏輯單元
7. 2. 3 I／O單元
7. 2. 4 配置存儲器
7. 2. 5 其他輔助電路
7. 3 FPGA的連接方法
7. 3. 1 通用連接方式
7. 3. 2 直接連接方式
7. 3. 3 長線連接方式
7. 4 FPGA的編程和加載方法
7. 4. 1 編程數(shù)據(jù)的數(shù)據(jù)結(jié)構(gòu)
7. 4. 2 編程數(shù)據(jù)的加載方法
*7. 5 FPGA的開發(fā)系統(tǒng)
7. 5. 1 開發(fā)系統(tǒng)的組成
7. 5. 2 設(shè)計流程
習(xí)題
第8章 脈沖單元電路
8. 1 限幅器和鉗位器
8. 1. 1 二極管限幅器
8. 1. 2 二極管鉗位器
8. 2 集成門構(gòu)成的脈沖單元電路
8. 2. 1 集成門構(gòu)成的施密特觸發(fā)器
8. 2. 2 集成門構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
8. 2. 3 集成門構(gòu)成的自激多諧振蕩器
8. 3 集成運算放大器構(gòu)成的脈沖單元電路
8. 3. 1 集成運算放大器的傳輸特性
8. 3. 2 集成運放構(gòu)成的施密特觸發(fā)器
8. 3. 3 集成運放構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
8. 3. 4 集成運放構(gòu)成的自激多諧振蕩器
習(xí)題
第9章 模數(shù)及數(shù)模轉(zhuǎn)換技術(shù)
9. 1 模數(shù)及數(shù)模轉(zhuǎn)換技術(shù)概述
9. 2 數(shù)模轉(zhuǎn)換器
9. 2. 1 數(shù)模轉(zhuǎn)換器的基本原理
9. 2. 2 電壓型數(shù)模轉(zhuǎn)換器
*9. 2. 3 電流型數(shù)模轉(zhuǎn)換器
9. 2. 4 中規(guī)模集成數(shù)模轉(zhuǎn)換器
9. 2. 5 數(shù)模轉(zhuǎn)換器的性能指標(biāo)
9. 3 模數(shù)轉(zhuǎn)換器
9. 3. 1 模數(shù)轉(zhuǎn)換的基本原理
9. 3. 2 直接轉(zhuǎn)換型模數(shù)轉(zhuǎn)換器
9. 3. 3 模數(shù)轉(zhuǎn)換器的性能指標(biāo)
*9. 4 集成模數(shù)轉(zhuǎn)換器
習(xí)題
附錄一 數(shù)字集成電路型號命名規(guī)則
附錄二 常用邏輯單元圖形符號對照表
參考文獻(xiàn)