微機(jī)原理與接口技術(shù)

第1章  微型計(jì)算機(jī)概述
1.1  微型計(jì)算機(jī)的發(fā)展概況
1.1.1  微處理器和微型計(jì)算機(jī)的發(fā)展
1.1.2  80x86微處理器的發(fā)展及性能特點(diǎn)
1.2  微型機(jī)的特點(diǎn)與主要技術(shù)指標(biāo)
1.2.1  微型機(jī)的特點(diǎn)
1.2.2  微型機(jī)的主要性能指標(biāo)
1.2.3  微型計(jì)算機(jī)的應(yīng)用
1.3  微型計(jì)算機(jī)系統(tǒng)的組成
1.3.1  微機(jī)硬件系統(tǒng)的構(gòu)成
1.3.2  微機(jī)系統(tǒng)的軟件組成
1.4  計(jì)算機(jī)中信息的表示和運(yùn)算
1.4.1  進(jìn)位計(jì)數(shù)制
1.4.2  進(jìn)位計(jì)數(shù)制之間的數(shù)轉(zhuǎn)換
1.4.3  定點(diǎn)數(shù)和浮點(diǎn)數(shù)
1.4.4  原碼、反碼和補(bǔ)碼
1.4.5  BCD碼
1.4.6  字符和漢字的編碼
1.5  基本邏輯運(yùn)算
1.5.1 “與”運(yùn)算（AND）
1.5.2 “或”運(yùn)算（OR）
1.5.3 “非”運(yùn)算（NOT）
1.5.4 “異或”運(yùn)算（XOR）
習(xí)題1
第2章  80x86微處理器
2.1  微處理器的基本結(jié)構(gòu)
2.1.1  算術(shù)邏輯單元ALU
2.1.2  控制器
2.1.3  總線與總線緩沖器
2.1.4  寄存器陣列
2.2  8086微處理器
2.2.1  8086/8088CPU的編程結(jié)構(gòu)
2.2.2  8086/8088引腳信號
2.2.3  8086/8088操作和時(shí)序
2.2.4  8086與80286
2.3  80386微處理器
2.3.1  80386微處理器的工作方式
2.3.2  80386的功能結(jié)構(gòu)
2.3.3  80386引腳信號
2.3.4  80386的特點(diǎn)
2.3.5  80386與80486
2.4  Pentium系列微處理器
習(xí)題2
第3章  8086指令系統(tǒng)
3.1  尋址方式
3.1.1  操作數(shù)的種類
3.1.2  8086/8088的尋址方式
3.2  8086的指令格式和指令的執(zhí)行時(shí)間
3.2.1  8086的指令格式
3.2.2  指令的執(zhí)行時(shí)間
3.3  8086微型計(jì)算機(jī)的指令系統(tǒng)
3.3.1  數(shù)據(jù)傳送指令
3.3.2  算術(shù)運(yùn)算指令
3.3.3  邏輯運(yùn)算和移位指令
3.3.4  串操作指令
3.3.5  控制轉(zhuǎn)移指令
3.3.6  處理器控制指令
3.4  操作系統(tǒng)資源的使用
3.4.1  DOS系統(tǒng)功能調(diào)用
3.4.2  ROM BIOS中斷調(diào)用
習(xí)題3
第4章  匯編語言的程序設(shè)計(jì)
4.1  機(jī)器語言、匯編語言與高級語言
4.1.1  機(jī)器語言與匯編語言
4.1.2  匯編語言與高級語言
4.1.3  匯編與連接
4.2  80x86匯編語言源程序結(jié)構(gòu)
4.2.1  匯編語言語句的格式
4.2.2  偽指令
4.2.3  匯編語言源程序的結(jié)構(gòu)
4.2.4 簡化段的定義
4.3  匯編語言中的數(shù)據(jù)
4.3.1  常量
4.3.2  變量
4.3.3  表達(dá)式
4.4  基本結(jié)構(gòu)的程序設(shè)計(jì)
4.4.1  順序結(jié)構(gòu)程序設(shè)計(jì)
4.4.2  分支結(jié)構(gòu)程序設(shè)計(jì)
4.4.3  循環(huán)結(jié)構(gòu)程序設(shè)計(jì)
4.4.4  子程序設(shè)計(jì)
4.5  宏匯編技術(shù)
4.5.1  宏
4.5.2  重復(fù)匯編
4.5.3  條件匯編
4.5.4  宏庫
4.5.5  結(jié)構(gòu)與記錄
4.6  匯編語言與高級語言混合程序設(shè)計(jì)
4.6.1  匯編語言與C語言的接口
4.6.2  C語言調(diào)用匯編語言程序
4.6.3  匯編語言程序調(diào)用C函數(shù)
4.6.4  編譯和連接
習(xí)題4
第5章  半導(dǎo)體存儲器
5.1  概述
5.1.1  存儲器的分類
5.1.2  存儲器的主要性能指標(biāo)
5.2  主存儲器及接口
5.2.1  主存儲器的基本組成
5.2.2  半導(dǎo)體存儲器的分類
5.2.3  半導(dǎo)體存儲器與CPU的接口
5.3  高速緩存系統(tǒng)
5.3.1  高速緩存系統(tǒng)的結(jié)構(gòu)
5.3.2  高速緩存數(shù)據(jù)的一致性
習(xí)題5
第6章  輸入/輸出及中斷系統(tǒng)
6.1  I/O接口概述
6.1.1  I/O接口的概念
6.1.2  I/O接口的硬件分類
6.1.3  I/O接口的功能及結(jié)構(gòu)
6.1.4  I/O接口的端口尋址
6.1.5  I/O控制方式
6.2  PC系列I/O端口布局
6.2.1  I/O端口尋址特點(diǎn)
6.2.2  I/O端口地址分配
6.3  中斷原理
6.3.1  80x86中斷的類型
6.3.2  中斷源的識別和判優(yōu)
6.3.3  中斷優(yōu)先級與嵌套
6.3.4  中斷響應(yīng)
6.3.5  中斷處理過程
6.4  8259A中斷控制器
6.4.1  8259A中斷控制器的功能結(jié)構(gòu)及外形
6.4.2  8259A的中斷工作過程
6.4.3  8259A中斷控制器的編程
習(xí)題6
第7章  可編程接口芯片及應(yīng)用
7.1  定時(shí)器/計(jì)數(shù)器接口芯片8253的應(yīng)用
7.1.1  8253的結(jié)構(gòu)
7.1.2  8253的工作方式與初始化
7.1.3  8253的編程和應(yīng)用舉例
7.2  串行接口芯片8251A及其應(yīng)用
7.2.1  串行通信概述
7.2.2  串行通信的接口標(biāo)準(zhǔn)
7.2.3  可編程串行通信接口8251A（USART）
7.3  并行接口芯片8255A及應(yīng)用
7.3.1  并行口的分類
7.3.2  可編程并行口8255A的結(jié)構(gòu)
7.3.3  8255A的命令字
7.3.4  8255A的工作方式
7.3.5  8255A的應(yīng)用舉例
7.4  D/A、A/D轉(zhuǎn)換接口
7.4.1  D/A轉(zhuǎn)換器
7.4.2  A/D轉(zhuǎn)換器接口
習(xí)題7
第8章  鍵盤與顯示電路設(shè)計(jì)
8.1  鍵盤設(shè)計(jì)
8.1.1  鍵盤的基本工作原理
8.1.2  鍵的識別
8.1.3  抖動(dòng)和重鍵問題的解決
8.1.4  鍵盤工作方式
8.1.5  微機(jī)鍵盤
8.2  七段碼LED顯示接口
8.2.1  LED顯示器的結(jié)構(gòu)
8.2.2  LED顯示器的工作方式和顯示程序
8.3  液晶顯示器及其顯示接口
8.3.1  液晶顯示器的工作原理
8.3.2  液晶顯示器的驅(qū)動(dòng)方式
習(xí)題8
第9章  總線
9.1  概述
9.1.1  總線及總線的分類
9.1.2  總線標(biāo)準(zhǔn)
9.1.3  總線的性能指標(biāo)
9.2  總線判決和握手技術(shù)
9.2.1  總線操作與總線操作周期
9.2.2  總線使用權(quán)的分配
9.2.3  總線仲裁技術(shù)
9.2.4  信息在總線上的傳送方式
9.2.5  總線通信協(xié)議
9.2.6  總線的負(fù)載能力
9.3  系統(tǒng)總線和局部總線
9.3.1  ISA總線
9.3.2  EISA總線
9.3.3  VESA總線
9.3.4  PCI總線
9.4  外部通信總線
9.4.1  通用串行總線USB（Universal Serial Bus）
9.4.2  硬盤驅(qū)動(dòng)器接口電路
9.4.3  SCSI（Small Computer System Interface）
9.4.4  GP-IB/HP-IB/IEC-IB/IEEE-488總線
9.4.5  串行I/O標(biāo)準(zhǔn)接口IEEE1394
習(xí)題9
附錄A  ASCII 碼表
附錄B  8086/8088 指令系統(tǒng)
附錄C  中斷向量地址表
附錄D  BIOS功能調(diào)用
附錄E  DOS功能調(diào)用
附錄F  調(diào)試程序DEBUG
附錄G  匯編錯(cuò)誤信息
參考文獻(xiàn)