MATLAB及其在FPGA中的應(yīng)用

第1章MATLAB軟件簡(jiǎn)介
1.1MATLAB軟件構(gòu)成.
1.2MATLAB軟件安裝
1.2.1安裝MATLAB6.5對(duì)計(jì)算機(jī)的要求
1.2.2MATLAB6.5安裝時(shí)的功能選擇
1.3MATLAB軟件的啟動(dòng)
1.4MATLAB軟件的主要窗口
1.4.1MATLAB主界面窗口
1.4.2MATLAB命令窗口
1.4.3MATLAB工作臺(tái)窗口
1.4.4其他窗口
1.5小結(jié)
第2章MATLAB在信息信號(hào)處理領(lǐng)域的應(yīng)用
2.1MATLAB程序編輯窗口的基本操作
2.2基本運(yùn)算操作
2.2.1簡(jiǎn)單的數(shù)學(xué)操作
2.2.2變量的存儲(chǔ)及讀取
2.3MATLAB中的矩陣操作
2.3.1矩陣基本運(yùn)算
2.3.2常用矩陣函數(shù)
2.4MATLAB中常用輸人輸出功能
2.4.1基于命令窗口的交互式輸入輸出
2.4.2基于文件的數(shù)據(jù)輸入輸出
2.5MATLAB中函數(shù)及其調(diào)用
2.5.1MATLAB中函數(shù)編寫(xiě)規(guī)范
2.5.2用戶(hù)自定義函數(shù)
2.5.3MATLAB中常用的數(shù)學(xué)函數(shù)
2.5.4MATLAB中常用的數(shù)據(jù)分析函數(shù)
2.5.5MATLAB中常用的統(tǒng)計(jì)分析函數(shù)
2.5.6快速傅里葉變換函數(shù)
2.6MATLAB的繪圖功能
2.6.1簡(jiǎn)易繪圖功能
2.6.2MATLAB繪圖選項(xiàng)設(shè)置
2.6.3三維繪圖
第3章可編程邏輯器件基礎(chǔ)知識(shí)
3.1可編程邏輯器件的發(fā)展歷程
3.2可編程邏輯器件的分類(lèi)
3.3可編程邏輯器件的典型代表：FPGA簡(jiǎn)介
3.4可編程邏輯器件結(jié)構(gòu)特點(diǎn)
3.4.1查找表型FPGA結(jié)構(gòu)
3.4.2基于乘積項(xiàng)的可編程邏輯器件
3.4.3其他結(jié)構(gòu)的可編程邏輯器件
3.5FPGA編程
3.6Altera公司及其代表器件
3.7用FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)的流程
3.7.1用FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)概述
3.7.2基于單一軟件平臺(tái)的FPGA設(shè)計(jì)流程
3.7.3基于多種EDA工具的FPGA設(shè)計(jì)流程
3.8可編程器件的選型
3.8.1FPGA與CPLD的區(qū)別
3.8.2用CPLD實(shí)現(xiàn)設(shè)計(jì)的好處
3.8.3用FPGA實(shí)現(xiàn)設(shè)計(jì)的好處
第4章VHDL硬件描述語(yǔ)言..
4.1硬件描述語(yǔ)言(HDL)綜述
4.1.1硬件描述語(yǔ)言現(xiàn)狀
4.1.2硬件描述語(yǔ)言的發(fā)展歷史
4.1.3使用硬件描述語(yǔ)言的理由
4.1.4硬件描述語(yǔ)言的主要特征
4.1.5硬件描述語(yǔ)言設(shè)計(jì)流程及設(shè)計(jì)方法
4.1.6VerilogHDL與VHDL比較
4.1.7HDL與計(jì)算機(jī)語(yǔ)言的區(qū)別
4.1.8硬件描述語(yǔ)言的發(fā)展趨勢(shì)
4.2VHDL硬件描述語(yǔ)言的基本結(jié)構(gòu)
4.2.1VHDL的基本組成
4.2.2實(shí)體(Entity)
4.2.3結(jié)構(gòu)體(Architecture)
4.2.4進(jìn)程(Process)
4.3VHDL的數(shù)據(jù)對(duì)象(DataObjects)
4.3.1常數(shù)(Constant)
4.3.2信號(hào)(Signals)
4.3.3變量(Variable)
4.3.4信號(hào)與變量的區(qū)別
4.4VHDL的數(shù)據(jù)類(lèi)型
4.4.1枚舉型
4.4.2整數(shù)型.實(shí)數(shù)型
4.4.3陣列數(shù)據(jù)類(lèi)型
4.4.4記錄類(lèi)型
4.4.5VHDL數(shù)據(jù)類(lèi)型及子類(lèi)型
4.4.6VHDL數(shù)據(jù)類(lèi)型轉(zhuǎn)換
4.5屬性(Attributes)
4.6VHDL運(yùn)算符
4.6.1邏輯運(yùn)算符
4.6.2關(guān)系運(yùn)算符
4.6.3算術(shù)運(yùn)算符
4.6.4并置(連接)運(yùn)算符
4.7組合邏輯電路設(shè)計(jì)
4.7.1并行語(yǔ)句(Concurrent)
4.7.2順序語(yǔ)句(Sequential)
4.7.3幾種語(yǔ)句的比較
4.8同步時(shí)序邏輯電路設(shè)計(jì)
4.9狀態(tài)機(jī)的優(yōu)化設(shè)計(jì)
4.10層次化設(shè)計(jì)
4.11庫(kù)(Library)
4.12包(Package)
4.13元件(Component)
4.14函數(shù)(Function)
4.15過(guò)程(Procedure)
第5章常用FPGA設(shè)計(jì)軟件
5.1QuartusⅡ軟件使用方法
5.1.1QuartusⅡ項(xiàng)目操作
5.1.2QuartusⅡ的設(shè)計(jì)輸入
5.1.3QuartusⅡ與其他EDA軟件的連接
5.1.4QuartusⅡ編譯
5.1.5QuartusⅡ延時(shí)分析
5.1.6QuartusⅡ仿真
5.1.7QuartusⅡ下載
5.2ModelSim軟件使用方法
5.2.1ModelSim簡(jiǎn)介
5.2.2代碼仿真
5.2.3門(mén)級(jí)仿真和時(shí)序仿真
5.2.4仿真需要的文件
5.2.5仿真步驟
5.3Synplify軟件的使用方法
5.3.1Synplify和SynplifyPro.簡(jiǎn)介
5.3.2界面及菜單介紹
5.3.3建立工程
5.3.4語(yǔ)法檢查
5.3.5RTL視圖與結(jié)構(gòu)導(dǎo)航
5.3.6文本與圖形聯(lián)合檢驗(yàn)
5.43種軟件綜合應(yīng)用示例
5.4.1編寫(xiě)設(shè)計(jì)代碼
5.4.2設(shè)計(jì)綜合
5.4.3設(shè)計(jì)功能仿真
5.4.4設(shè)計(jì)時(shí)序仿真
第6章MATLAB在FPGA設(shè)計(jì)中的應(yīng)用
6.1MATLAB在FPGA設(shè)計(jì)中的應(yīng)用簡(jiǎn)介
6.2全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)
6.2.1全并行FFT算法介紹
6.2.2算法的MATLAB驗(yàn)證
6.2.3全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)
6.2.4ModelSim與MATLAB聯(lián)合仿真
6.3FIR濾波器的FPGA實(shí)現(xiàn)及其QuartusⅡ與MATLAB仿真
6.3.1查找表結(jié)構(gòu)FIR算法
6.3.2用FPGA實(shí)現(xiàn)過(guò)程及主要模塊功能介紹
6.3.3QuartusⅡ與MATLAB聯(lián)合仿真
6.4正交變換的FPGA實(shí)現(xiàn)
6.4.1正交變換算法的比較與選擇
6.4.2Rader正交變換算法的FPGA實(shí)現(xiàn)
參考文獻(xiàn)...