模擬與數(shù)字電路實(shí)驗(yàn)

第一單元 分立元件放大電路實(shí)驗(yàn)
1.1 放大器的設(shè)計(jì)考慮
1.1.1 放大器靜態(tài)工作點(diǎn)的選擇原則
1.1.2 偏置電路的形式及其靜態(tài)工作點(diǎn)
1.1.3 放大器電壓放大倍數(shù)
1.1.4 頻率響應(yīng)特性
1.2 放大器的調(diào)整與測(cè)試
1.2.1 測(cè)試前的電路檢查
1.2.2 靜態(tài)工作點(diǎn)的測(cè)試和調(diào)整
1.2.3 最大動(dòng)態(tài)范圍Vopp的測(cè)試
1.2.4 放大器輸入電阻Ri的測(cè)試
1.2.5 放大倍數(shù)的測(cè)試
1.2.7 放大器幅頻特性的測(cè)試
1.3 放大器中的寄生反饋
1.3.1 通過(guò)直流電源內(nèi)阻的寄生反饋
1.3.2 通過(guò)地線(xiàn)產(chǎn)生的寄生反饋
1.3.3 通過(guò)分布電容的寄生反饋
1.3.4 放大器中的干擾
1.4 阻容耦合晶體管放大器的設(shè)計(jì)
1.4.1 放大器設(shè)計(jì)指標(biāo)
1.4.2 放大器的設(shè)計(jì)步驟
1.5 實(shí)驗(yàn)題目
實(shí)驗(yàn)1－1 示波器的使用
實(shí)驗(yàn)1- 2 晶體管放大器
第二單元 運(yùn)算放大器及其應(yīng)用
2.1 運(yùn)放的安裝
2.2 運(yùn)放的保護(hù)、調(diào)零和頻率補(bǔ)償
2.2.1 保護(hù)
2.2.2 調(diào)零
2.2.3 頻率補(bǔ)償與消除自激
2.3 等級(jí)電路的調(diào)試
2.4 實(shí)驗(yàn)題目
實(shí)驗(yàn)2－1 測(cè)量放大器
實(shí)驗(yàn)2－2 晶體管輸出特性曲線(xiàn)測(cè)試電路
附錄
附錄2－1 運(yùn)放應(yīng)用電路
附錄2－2 RC有源濾波器的設(shè)計(jì)
第三單元 模擬乘法器與LC振蕩器
3.1 模擬乘法器的原理
3.2 集成模擬乘法器的電路結(jié)構(gòu)
3.3 乘法器的應(yīng)用
3.4 實(shí)驗(yàn)題目
實(shí)驗(yàn)3－1 調(diào)幅與檢波
實(shí)驗(yàn)3－2 LC正弦波振蕩器
第四單元 反饋控制電路
4.1 鎖相環(huán)路基本原理
4.1.l 鎖相環(huán)的組成
4.1.2 環(huán)路方程
4.1.3 鎖相環(huán)路的主要特性
4.2 集成模擬鎖相環(huán)電路
4.2.1 鑒相器 PD
4.2.2 環(huán)路濾波器
4.2.3 壓控振蕩器VCO
4.3 模擬集成鎖相環(huán)的應(yīng)用
4.3.1 FM調(diào)制
4.3.2 FM解調(diào)
4.4 鎖相環(huán)同步范圍與捕捉范圍的測(cè)試萬(wàn)法
4.4.1 同步范圍的測(cè)試
4.4.2 捕捉范圍的測(cè)試
4.5 實(shí)驗(yàn)題目
實(shí)驗(yàn) FM調(diào)制與解調(diào)實(shí)驗(yàn)
附錄 寬帶 AGC 放大器實(shí)驗(yàn)
第五單元 數(shù)字電路的FPGA實(shí)現(xiàn)
5.1 FPGA的結(jié)構(gòu)和工作原理
5.1.1 CLB
5.1.2 IOB
5.1.3 內(nèi)部振蕩器
5.1.4 連線(xiàn)
5.1.5 緩沖器
5.1.6配置
5.2 FPGA系統(tǒng)設(shè)計(jì)方法
5.2.1 軟硬件環(huán)境
5.2.2 FPGA設(shè)計(jì)步驟及方法
5.3 FPGA 數(shù)字電路實(shí)驗(yàn)板
5.3.1 FPGA實(shí)驗(yàn)板設(shè)計(jì)
5.3.2 使用說(shuō)明
5.4 XC4000庫(kù)
5.5 實(shí)驗(yàn)題目
實(shí)驗(yàn)5－1 電梯樓層顯示控制器的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－2 計(jì)數(shù)型控制器的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－3 出租車(chē)候時(shí)計(jì)價(jià)系統(tǒng)的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－4 三位數(shù)字頻率計(jì)的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－5 八位ADC系統(tǒng)的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－6 三位數(shù)字電壓表的FPGA設(shè)計(jì)
實(shí)驗(yàn) 5－7 時(shí)鐘的 FPGA設(shè)計(jì)
實(shí)驗(yàn) 5－8 音樂(lè)的 FPGA設(shè)計(jì)
實(shí)驗(yàn) 5－9 交通燈的 FPGA設(shè)計(jì)
實(shí)驗(yàn)5－10 點(diǎn)陣的FPGA設(shè)計(jì)
實(shí)驗(yàn)5－11 簡(jiǎn)易采樣示波器
實(shí)驗(yàn)5－12 電位型異步電路設(shè)計(jì)
第六單元 脈沖電路及其應(yīng)用
6.1 晶體營(yíng)的開(kāi)關(guān)特性
6.1.1 晶體H極管的開(kāi)關(guān)特性
6.1.2 晶體三極管的開(kāi)關(guān)特性
6.1.3 加速電容的作用
6.2 集成門(mén)電路組成的脈沖單元電路
6.2.1 自激多諧振蕩器
6.2.2 單穩(wěn)態(tài)觸發(fā)器
6.3 施密特電路和555定的器
6.3.1 施密特電路
6.3.2 555定時(shí)器
6.4 實(shí)驗(yàn)題目
實(shí)驗(yàn) 低頻脈沖信號(hào)發(fā)生器電路設(shè)計(jì)
第七單元 小型數(shù)字系統(tǒng)及綜合實(shí)驗(yàn)
7.1 小型數(shù)字系統(tǒng)設(shè)計(jì)概述
7.1.1 小型數(shù)字系統(tǒng)的組成
7.1.2 系統(tǒng)的設(shè)計(jì)步驟
7.1.3 系統(tǒng)設(shè)計(jì)中應(yīng)予考慮的幾個(gè)問(wèn)題
7.1.4 設(shè)計(jì)舉例
7.2 小型數(shù)字系統(tǒng)控制器設(shè)計(jì)
7.2.1 概述
7.2.2 設(shè)計(jì)舉例
7.3 用中規(guī)模集成器件設(shè)計(jì)數(shù)字系統(tǒng)
7.4 實(shí)驗(yàn)題目
實(shí)驗(yàn)7－1 計(jì)數(shù)型控制器設(shè)計(jì)
實(shí)驗(yàn)7－2 智力競(jìng)賽搶答計(jì)時(shí)系統(tǒng)設(shè)計(jì)
實(shí)驗(yàn)7- 3 三位數(shù)字頻率計(jì)系統(tǒng)設(shè)計(jì)
實(shí)驗(yàn)7－4 六位ADC系統(tǒng)設(shè)計(jì)
實(shí)驗(yàn)7－5 六位頻率計(jì)系統(tǒng)設(shè)計(jì)
實(shí)驗(yàn)7－6 直流數(shù)字電壓表
實(shí)驗(yàn)7－7 D類(lèi)功放
實(shí)驗(yàn)7- 8 射頻識(shí)別系統(tǒng)
參考文獻(xiàn)