數(shù)字邏輯

定　價(jià)：￥23.00

作　者：	胡家寶編著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	高等院校計(jì)算機(jī)教材系列
標(biāo)　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787111178057	出版時(shí)間：	2006-02-01	包裝：	膠版紙
開本：	小16開	頁數(shù)：	222	字?jǐn)?shù)：

內(nèi)容簡介

　　本書系統(tǒng)介紹了數(shù)字邏輯電路分析和設(shè)計(jì)的基本理論與基本方法，包括數(shù)制系統(tǒng)及其編碼、布爾代數(shù)基礎(chǔ)、組合邏輯電路和時(shí)序邏輯電路的基本概念、組合邏輯電路和時(shí)序邏輯電路的分析與設(shè)計(jì)方法、可編程邏輯器件和數(shù)字系統(tǒng)設(shè)計(jì)方法。本書還介紹了VHDL硬件描述語言和MAX+PLUSⅡ軟件的內(nèi)容，便于應(yīng)用計(jì)算機(jī)軟件設(shè)計(jì)數(shù)字邏輯電路。.本書可以作為計(jì)算機(jī)科學(xué)與技術(shù)、自動(dòng)控制、電子信息等專業(yè)的本科生教材，也可以作為數(shù)字系統(tǒng)設(shè)計(jì)相關(guān)科研人員的參考書。本書根據(jù)《中國計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科教程2002》（簡稱CCC2002教程）的“數(shù)字邏輯”課程大綱編寫，系統(tǒng)介紹了數(shù)字邏輯電路分析與設(shè)計(jì)的基本理論和基本方法，包括數(shù)制與編碼、布爾代數(shù)基礎(chǔ)、組合邏輯電路和時(shí)序邏輯電路的基本概念以及分析和設(shè)計(jì)方法、可編程邏輯器件和數(shù)字系統(tǒng)設(shè)計(jì)方法。本書還介紹TVHDL硬件描述語言和MAX+PLUSⅡ軟件的內(nèi)容，以幫助讀者應(yīng)用計(jì)算機(jī)進(jìn)行數(shù)字邏輯電路的輔助設(shè)計(jì)并應(yīng)用仿真功能。..本書注重?cái)?shù)字邏輯電路分析與設(shè)計(jì)的基本概念與設(shè)計(jì)方法，思路清晰，同時(shí)結(jié)合教學(xué)改革實(shí)踐，精選內(nèi)容和習(xí)題。為了配合教學(xué)，使用Web技術(shù)制作了本書的多媒體教學(xué)課件，以滿足“數(shù)字邏輯”課程的網(wǎng)絡(luò)教學(xué)需要。該課件可在華章網(wǎng)站下載。...

作者簡介

暫缺《數(shù)字邏輯》作者簡介

圖書目錄

前言
第1章數(shù)制系統(tǒng)及其編碼
1.1數(shù)制系統(tǒng).
1.1.1位置數(shù)制系統(tǒng)
1.1.2數(shù)制轉(zhuǎn)換
1.2有符號(hào)二進(jìn)制數(shù)的編碼表示
1.2.1原碼
1.2.2反碼
1.2.3補(bǔ)碼
1.3數(shù)字系統(tǒng)中的編碼
1.3.1十進(jìn)制數(shù)的二進(jìn)制編碼
1.3.2可靠性編碼
1.3.3字符編碼
1.4本章小結(jié)
1.5習(xí)題
第2章布爾代數(shù)基礎(chǔ)
2.1邏輯代數(shù)基礎(chǔ)
2.1.1邏輯代數(shù)的基本概念
2.1.2邏輯函數(shù)
2.1.3邏輯代數(shù)的公理.定理和規(guī)則
2.1.4邏輯函數(shù)表達(dá)式的基本形式
2.1.5邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.1.6邏輯函數(shù)表達(dá)式的轉(zhuǎn)換
2.2邏輯函數(shù)的化簡
2.2.1代數(shù)化簡法
2.2.2卡諾圖化簡法
2.3本章小結(jié)
2.4習(xí)題
第3章組合邏輯電路
3.1組合邏輯電路的基本概念
3.2組合邏輯電路的分析
3.2.1組合邏輯電路的分析方法
3.2.2組合邏輯電路的分析舉例
3.3組合邏輯電路的設(shè)計(jì)
3.3.1組合邏輯電路的設(shè)計(jì)方法
3.3.2組合邏輯電路設(shè)計(jì)舉例
3.3.3含有無關(guān)小項(xiàng)的組合邏輯電路的設(shè)計(jì)
3.3.4邏輯函數(shù)中反變量的處理
3.3.5組合邏輯電路的險(xiǎn)象
3.4常用組合邏輯集成電路
3.4.1譯碼器
3.4.2編碼器
3.4.3數(shù)據(jù)選擇器
3.4.4加法器
3.5本章小結(jié)
3.6習(xí)題
第4章同步時(shí)序邏輯電路
4.1時(shí)序邏輯電路的結(jié)構(gòu)模型與分類
4.1.1結(jié)構(gòu)模型
4.1.2時(shí)序邏輯電路的分類
4.1.3同步時(shí)序邏輯電路的結(jié)構(gòu)模型
4.1.4同步時(shí)序邏輯電路的描述方法
4.2觸發(fā)器
4.2.1R-S觸發(fā)器
4.2.2D觸發(fā)器
4.2.3J-K觸發(fā)器
4.2.4T觸發(fā)器
4.3同步時(shí)序邏輯電路的分析
4.3.1同步時(shí)序邏輯電路的分析方法
4.3.2同步時(shí)序邏輯電路的分析舉例
4.4同步時(shí)序邏輯電路的設(shè)計(jì)
4.4.1建立原始狀態(tài)圖和狀態(tài)表
4.4.2狀態(tài)化簡
4.4.3狀態(tài)編碼
4.4.4確定激勵(lì)函數(shù)和輸出函數(shù)
4.4.5同步時(shí)序邏輯電路設(shè)計(jì)舉例
4.5常用中大規(guī)模時(shí)序邏輯功能電路
4.5.1集成計(jì)數(shù)器
4.5.2集成寄存器
4.6本章小結(jié)..
4.7習(xí)題
第5章異步時(shí)序邏輯電路
5.1異步時(shí)序邏輯電路的結(jié)構(gòu)模型
5.2脈沖異步時(shí)序邏輯電路分析和設(shè)計(jì)
5.2.1脈沖異步時(shí)序邏輯電路的分析
5.2.2脈沖異步時(shí)序邏輯電路的設(shè)計(jì)
5.3電子異步時(shí)序邏輯電路
5.3.1電平異步時(shí)序邏輯電路的分析
5.3.2電平異步時(shí)序邏輯電路的競爭現(xiàn)象
5.3.3電子異步時(shí)序邏輯電路的設(shè)計(jì)
5.3.4電平異步時(shí)序邏輯電路設(shè)計(jì)舉例
5.4本章小結(jié)
5.5習(xí)題
第6章可編程邏輯器件
6.1可編程只讀存儲(chǔ)器
6.1.1半導(dǎo)體存儲(chǔ)器的概念
6.1.2采用ROM陣列圖設(shè)計(jì)組合邏輯電路
6.2可編程邏輯陣列PLA
6.3可編程陣列邏輯PAL
6.4通用陣列邏輯GAL
6.4.1輸出邏輯宏單元OLMC
6.4.2結(jié)構(gòu)控制字
6.4.3行地址布局
6.5在系統(tǒng)可編程技術(shù)ISP
6.5.1可編程邏輯器件的設(shè)計(jì)方法
6.5.2MAX7000S／E可編程邏輯器件
6.6本章小結(jié)
6.7習(xí)題
第7章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
7.1數(shù)字系統(tǒng)概述
7.1.1數(shù)字系統(tǒng)基本概念
7.1.2數(shù)字系統(tǒng)設(shè)計(jì)的一般過程
7.1.3數(shù)字系統(tǒng)設(shè)計(jì)工具
7.1.4數(shù)字系統(tǒng)的實(shí)現(xiàn)方法
7.2數(shù)據(jù)子系統(tǒng)設(shè)計(jì)
7.2.1數(shù)據(jù)子系統(tǒng)功能
7.2.2數(shù)據(jù)子系統(tǒng)的實(shí)現(xiàn)方法
7.3控制子系統(tǒng)設(shè)計(jì)
7.3.1控制子系統(tǒng)基本概念
7.3.2算法狀態(tài)機(jī)
7.3.3小型控制器的設(shè)計(jì)
7.3.4微程序控制器的設(shè)計(jì)
7.4本章小結(jié)
7.5習(xí)題
附錄A美國信息交換標(biāo)準(zhǔn)碼(ASCII)
附錄BVHDL硬件描述語言
附錄C可編程邏輯器件軟件MAX+PLUSⅡ
參考文獻(xiàn)...