邏輯設計基礎

第1章導論1
1.1數(shù)制的簡單回顧2
1.1.1八進制數(shù)和十六進制數(shù)5
1.1.2二進制加法7
1.1.3有符號數(shù)9
1.1.4二進制減法12
1.1.5二十進制碼(BCD)13
1.1.6其他編碼15
1.2組合系統(tǒng)的設計過程17
1.3無關條件19
1.4列真值表20
1.5實驗室23
1.6解題實例24
1.7習題33
1.8本章測驗題36
第2章開關代數(shù)與邏輯電路38
2.1開關代數(shù)的定義38
2.2開關代數(shù)的基本性質41
2.3代數(shù)函數(shù)的處理43
2.4用與門、或門和非門實現(xiàn)邏輯函數(shù)47
2.5從真值表到代數(shù)表達式51
2.6卡諾圖初步54
2.7反函數(shù)和或與式60
2.8與非門、或非門和異或門63
2.9代數(shù)表達式的化簡68
2.10代數(shù)函數(shù)的處理及與非門實現(xiàn)74
2.11更一般的布爾代數(shù)80
2.12解題實例82
2.13習題99
2.14本章測驗題105
第3章卡諾圖108
3.1用卡諾圖求解最簡與或表達式111
3.1.1卡諾圖法1111
3.1.2卡諾圖法2117
3.2無關項122
卡諾圖法3124
3.3或與式125
3.4最省門的電路實現(xiàn)128
3.5五變量和六變量的卡諾圖130
3.6多輸出問題136
3.7解題實例145
3.8習題166
3.9本章測驗題170
第4章函數(shù)的最簡化算法174
4.1單輸出問題的奎恩麥克路斯基方法174
4.2單輸出問題的迭代合意法177
4.3單輸出問題的質蘊含項表180
4.4多輸出問題的奎恩麥克路斯基方法187
4.5多輸出問題的迭代合意法190
4.6多輸出問題的質蘊含項表192
4.7解題實例196
4.8習題214
4.9本章測驗題215
第5章較大規(guī)模的組合邏輯系統(tǒng)216
5.1組合邏輯電路中的延時216
5.2加法器和其他算術運算電路218
5.2.1加法器218
5.2.2減法器和加/減法器221
5.2.3比較器221
5.3譯碼器222
5.4編碼器和優(yōu)先權編碼器227
5.5數(shù)據(jù)選擇器228
5.6三態(tài)門230
5.7門陣列——ROM、PLA和PAL231
5.7.1用只讀存儲器進行設計234
5.7.2用可編程邏輯陣列進行設計235
5.7.3用可編程陣列邏輯進行設計237
5.8較大規(guī)模電路的例子239
5.8.1七段顯示(第一個主要的例子)240
5.8.2差錯編碼系統(tǒng)246
5.9解題實例248
5.10習題275
5.11本章測驗題284
第6章時序系統(tǒng)的分析288
6.1狀態(tài)表和狀態(tài)圖289
6.2鎖存器和觸發(fā)器291
6.3時序系統(tǒng)的分析298
6.4解題實例305
6.5習題314
6.6本章測驗題320
第7章時序系統(tǒng)的設計322
7.1觸發(fā)器的設計方法326
7.2同步計數(shù)器的設計338
7.3異步計數(shù)器的設計347
7.4生成狀態(tài)表和狀態(tài)圖350
7.5解題實例361
7.6習題375
7.7本章測驗題381
第8章求解更大規(guī)模的時序問題383
8.1移位寄存器383
8.2計數(shù)器387
8.3可編程邏輯器件(PLD)392
8.4用ASM圖進行設計396
8.5單次編碼399
8.6硬件設計語言399
8.7更復雜的例子402
8.8解題實例407
8.9習題413
8.10本章測驗題416
第9章時序電路化簡418
9.1列表法進行狀態(tài)化簡419
9.2分割法426
9.2.1分割的性質429
9.2.2求SP分割429
9.3用分割法進行狀態(tài)化簡432
9.4狀態(tài)分配437
9.5解題實例443
9.6習題456
9.7本章測驗題460
附錄A實驗室實驗462
A.1硬件邏輯實驗室462
A.2WinBreadboardTM和MacBreadboardTM465
A.3LogicWorks4簡介466
A.4AlteraMax+plusⅡ簡介470
A.5一組邏輯設計實驗472
A.5.1基于第2章內容的實驗473
A.5.2基于第5章內容的實驗474
A.5.3基于第6章內容的實驗476
A.5.4基于第7章內容的實驗478
A.5.5基于第8章內容的實驗478
A.6在本書正文和實驗中提到過的芯片的布局479
附錄B部分習題答案484
附錄C每章測驗題答案506
中、英文術語對照表517