電子設(shè)計

第1章 電子設(shè)計基礎(chǔ)
1.1 電子設(shè)計技術(shù)的發(fā)展
1.1.1 從功能固定的電子器件到可編程器件
1.1.2 從傳統(tǒng)的電子電路設(shè)計方法到EDA技術(shù)
1.2 電子電路設(shè)計的幾個基本問題
1.2.1 電子電路設(shè)計方案的選擇
1.2.2 元器件的選擇
1.2.3 單元電路之間的級聯(lián)
1.3 電子電路的安裝調(diào)試與抗干擾措施
1.3.1 電路安裝布局的一般原則
1.3.2 電路的調(diào)試與抗干擾技術(shù)
1.3.3 設(shè)計指標(biāo)及測量誤差分析
1.3.4 電子設(shè)計報告
1.4 EDA技術(shù)中使用的電子器件
1.4.1 可編程模擬器件
l.4.2 可編程邏輯器件
1.4.3 Xilinx公司的CPLD——XC9500
1.4.4 Altera公司的 FPGA——FDEX 10K
l.5 FPGA／CPLD產(chǎn)品及應(yīng)用開發(fā)
1.5.1 FPGA／CPLD產(chǎn)品概述
l.5.2 FPGA／CPLD應(yīng)用開發(fā)流程
第2章 用傳統(tǒng)方法設(shè)計數(shù)字電路
2.l 數(shù)字電路設(shè)計方法
2.1.l 數(shù)字電路系統(tǒng)的組成
2.1.2 數(shù)字電路的設(shè)計步驟
2.2 中小規(guī)模數(shù)字集成電路的應(yīng)用
2.2.1 常用中規(guī)模組合集成電路（MSI）的功能與應(yīng)用
2.2.2 中規(guī)模時序邏輯電路的功能與應(yīng)用
2.2.3 集成鎖相環(huán)及其應(yīng)用
2.2.4 常用 A／D和 DIA轉(zhuǎn)換電路的功能與應(yīng)用
2.2.5 常用集成穩(wěn)壓電路與穩(wěn)壓電源
2.3 數(shù)字電路小系統(tǒng)設(shè)計舉例
2.3.l 出租車計費器設(shè)計
2.3.2 紅外遙控發(fā)射、接收系統(tǒng)設(shè)計
第3章 VHDL語言應(yīng)用基礎(chǔ)
3.1 VHDL語言及其程序基本結(jié)構(gòu)
3.1.l 硬件描述語言VHDL
3.1.2 VHDL程序的基本結(jié)構(gòu)
3.1.3 VHDL中的程序庫、包和配置
3.2 VHDL語言的基本要素
3.2.1 文字規(guī)則
3.2.2 數(shù)據(jù)類型
3.2.3 VHDL的數(shù)據(jù)對象
3.3 VHDL的操作符
3.3.1 邏輯操作符
3.3.2 算術(shù)運算符
3.3.3 關(guān)系運算符
3.4 VHDL的基本語句解析
3.4.1 順序語句（Sequential Statements）
3.4.2 并行語句（Concurrent Statements）
3.5 用VHDL語言設(shè)計數(shù)字電路
3.5.1 組合電路設(shè)計
3.5.2 時序電路設(shè)計
3.5.3 有限狀態(tài)機設(shè)計
第4章 用EDA技術(shù)設(shè)計數(shù)字電路
4.l 用Foundation軟件的原理圖輸入法設(shè)計
4.1.l 原理圖編輯器的功能
4.1.2 原理圖設(shè)計中的項目管理器
4.1.3 原理圖編輯器
4.1.4 功能仿真和時序仿真
4.1.5 設(shè)計制作示例
4.2 用Foundation的文本輸入法設(shè)計
4.2.1 為設(shè)計項目創(chuàng)建“New Project”
4.2.2 創(chuàng)建HDL源文件CNT.VHD
4.2.3 邏輯綜合
4.2.4 功能仿真
4.2.5 CNT設(shè)計實現(xiàn)
4.2.6 芯片編程
4.2.7 Foundation中的語言助手
4.3 用 MAX＋PlusⅡ軟件的原理圖輸入法設(shè)計
4.3.1 MAX＋PlusⅡ概述
4.3.2 用原理圖輸入法設(shè)計舉例
4.3.3 將原理圖輸入到MAX＋ Plus Ⅱ軟件中
4.3.4 選擇目標(biāo)器件并編譯
4.3.5 時序仿真
4.3.6 引腳鎖定
4.3.7 編程下載
4.3.8 設(shè)計頂層文件
4.3.9 設(shè)計過程中的其他信息
4.4 用 MAX＋Plus Ⅱ的文本輸入法設(shè)計
4.4.1 創(chuàng)建 VHDL源文件
4.4.2 選擇器件
4.4.3 編譯
4.4.4 定義引腳
4.4.5 波形仿真
4.4.6 器件編程
4.5 用PLD設(shè)計專用集成電路芯片（ASIC）
4.5.1 ASIC設(shè)計方法
4.5.2 設(shè)計任務(wù)與要求
4.5.3 數(shù)字電壓表的組成
4.5.4 VHDL程序設(shè)計及仿真驗證
4.5.5 數(shù)字電壓表ASIC實驗
第5章 模擬電路設(shè)計
5.1 模擬電路設(shè)計方法
5.1.1 運算放大器的分類及選擇方法
5.1.2 基于集成運算放大器的基本電路
5.1.3 直流穩(wěn)壓電源的設(shè)計
5.1.4 波形產(chǎn)生電路的設(shè)計
5.1.5 有源濾波器的設(shè)計
5.2 模擬電路應(yīng)用實例——微弱信號最大電路
5.2.1 任務(wù)與要求
5.2.2 電路設(shè)計
5.2.3 單元電路分析
5.3 實用的模擬電路參考模塊
5.3.1 電源電路
5.3.2 信號放大器
5.3.3 信號產(chǎn)生電路
5.3.4 測量與控制電路
5.3.5 信號運算與處理電路
5.3.6 其他電路
第6章 模擬電路計算機輔助分析及可編程模擬器件
6.l 電路分析軟件OrCAD/Pspice簡介
6.1.1 OrCAD／Pspice與 SPICE
6.1.2 PspiceA／D的配套軟件
6.1.3 電路基本模擬過程
6.1.4 Pspice的有關(guān)規(guī)定
6.2 繪制電路圖
6.2.l 啟動電路圖繪制軟件Capture
6.2.2 電路圖編輯器Page Editor
6.2.3 電路各元素屬性參數(shù)的編輯
6.3 電路的基本分析
6.3.1 直流偏置計算Bias Point
6.3.2 直流傳輸特性分析（TF）
6.3.3 直流掃描分析（DC Sweep）
6.3.4 頻率特性分析（AC Sweep）
6.3.5 瞬態(tài)分析（TRAN）
6.3.6 參數(shù)掃描分析
6.4 應(yīng)用舉例
6.4.1 BJT的輸出特性
6.4.2 分壓式偏置電路的基本分析
6.4.3 乙類互補對稱功率放大器分析
6.4.4 用運算放大器構(gòu)成的波形變換電路分析
6.4.5 用運算放大器構(gòu)成線性整流電路分析
6.5 在系統(tǒng)可編程模擬器件ispPAC及其應(yīng)用
6.5.1 在系統(tǒng)可編程模擬器件ispPAC介簡
6.5.2 在系統(tǒng)可編程模擬器件 ispPAC的應(yīng)用舉例
第7章 綜合性電子系統(tǒng)設(shè)計課題
7.l 數(shù)字式競賽搶答器設(shè)計
7.2 微波爐控制器設(shè)計
7.3 可編程時鐘控制器設(shè)計
7.4 步進電機控制器設(shè)計
7.5 交通信號燈控制器設(shè)計
7.6 簡易數(shù)字頻率計設(shè)計
7.7 數(shù)字溫度表設(shè)計
7.8 多路遠程數(shù)據(jù)采集系統(tǒng)設(shè)計
7.9 低頻功率放大器設(shè)計
7.10 實用信號源設(shè)計
7.11 數(shù)字多用測量儀設(shè)計
7.12 字符顯示控制電路設(shè)計
7.13 數(shù)字存儲示波器控制電路設(shè)計
7.14 FPCA／CPLD與單片機總線接口設(shè)計
7.15 數(shù)控直流電源設(shè)計
7.16 LED大屏幕字符顯示屏設(shè)計
7.17 洗衣機控制電路設(shè)計
7.18 可視可聽汽車報站器設(shè)計
7.19 簡易數(shù)字邏輯分析儀設(shè)計
7.20 數(shù)字式相位測量儀設(shè)計
第8章 電子設(shè)計競賽
8.l 歷屆電子設(shè)計競賽題分析
8.1.l 歷屆電子設(shè)計競賽題目
8.1.2 競賽題目歸類
8.1.3 競賽的知識點聚焦
8.2 電子設(shè)計競賽典型題解析
8.2.1 簡易數(shù)字存儲示波器
8.2.2 高效率音頻功率放大器
8.2.3 波形發(fā)生器
8.3 電子設(shè)計競賽論文撰寫
8.3.l 設(shè)計報告的評分標(biāo)準(zhǔn)
8.3.2設(shè) 計報告的格式、內(nèi)容及注意事項
附錄一 部分常用二極管、晶體管主要參數(shù)
附錄二 常用半導(dǎo)體集成電路的引腳及功能
附錄三 Xilinx Foundation 9500系列元件庫中的基本單元電路
附錄四 SE－XC95108型ISP數(shù)字實驗系統(tǒng)使用說明書
參考文獻