可編程邏輯器件原理及應(yīng)用

第1章  數(shù)字邏輯與可編程邏輯的基礎(chǔ)知識(shí)  1
 1.1  數(shù)字邏輯設(shè)計(jì)基礎(chǔ)  1
  1.1.1  二進(jìn)制與邏輯代數(shù)  1
  1.1.2  用二進(jìn)制字表示數(shù)據(jù)  2
  1.1.3  單元與層次  3
  1.1.4  基本數(shù)字單元  6
  1.1.5  組合邏輯電路與時(shí)序邏輯電路  11
  1.1.6  狀態(tài)機(jī)原理  16
 1.2  數(shù)字邏輯系統(tǒng)基本構(gòu)成原理  17
  1.2.1  典型的系統(tǒng)構(gòu)成  17
  1.2.2  系統(tǒng)設(shè)計(jì)方法與技術(shù)指標(biāo)  18
 1.3  現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的基本要素  22
  1.3.1  數(shù)字邏輯系統(tǒng)設(shè)計(jì)的基本方法和基本流程  22
  1.3.2  設(shè)計(jì)的基本工具  24
  1.3.3  目標(biāo)芯片  26
  1.3.4  硬件描述語言HDL  27
 1.4  現(xiàn)場(chǎng)可編程邏輯器件技術(shù)的演進(jìn)  29
  1.4.1  可編程邏輯器件結(jié)構(gòu)的演進(jìn)  29
  1.4.2  采用可編程邏輯器件的系統(tǒng)設(shè)計(jì)方法學(xué)的演進(jìn)  37
第2章  大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 40
 2.1  大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件的基本分類  40
 2.2  基于SRAM編程的現(xiàn)場(chǎng)可編程邏輯器件  44
  2.2.1  SRAM FPGA的基本結(jié)構(gòu)與工作原理  44
  2.2.2  典型的SRAM FPGA產(chǎn)品  49
  2.2.3  基本的SRAM FPGA的編程原理  72
 2.3  基于EPROM/E 2PROM/Flash Memory的現(xiàn)場(chǎng)可編程邏輯器件  75
  2.3.1  EPROM/E 2PROM/Flash Memory CPLD的基本結(jié)構(gòu)和工作原理  75
  2.3.2  典型的EPROM/E 2PROM/Flash Memory CPLD產(chǎn)品  79
  2.3.3  基本的E 2PROM/Flash Memory的編程原理  100
 2.4  基于反熔絲結(jié)構(gòu)的現(xiàn)場(chǎng)可編程邏輯器件  102
  2.4.1  反熔絲FPGA的基本結(jié)構(gòu)與工作原理  102
  2.4.2  Axcelerator系列FPGA的編程原理與產(chǎn)品特征  106
  2.4.3  反熔絲結(jié)構(gòu)FPGA的編程原理  116
第3章  新型系統(tǒng)級(jí)現(xiàn)場(chǎng)可編程邏輯器件  117
 3.1  強(qiáng)化運(yùn)算功能的現(xiàn)場(chǎng)可編程邏輯器件  117
  3.1.1  Stratix系列FPGA概述  117
  3.1.2  Stratix系列FPGA的基本結(jié)構(gòu)原理  118
  3.1.3  Stratix器件在設(shè)計(jì)中的應(yīng)用  127
 3.2  強(qiáng)化存儲(chǔ)功能的現(xiàn)場(chǎng)可編程邏輯器件  128
  3.2.1  Spartan[CD*2]XL系列FPGA的分布式RAM  128
  3.2.2  Spartan[CD*2]Ⅱ和Virtex TM 系列FPGA的分布式RAM和塊狀RAM  131
  3.2.3  關(guān)于塊狀RAM的應(yīng)用實(shí)例  133
 3.3  強(qiáng)化接口功能的現(xiàn)場(chǎng)可編程邏輯器件  134
  3.3.1  概述  134
  3.3.2  可編程I/O接口原理及其實(shí)現(xiàn)  134
  3.3.3  設(shè)計(jì)實(shí)例  136
 3.4  具有DLL功能塊的現(xiàn)場(chǎng)可編程器件  137
  3.4.1  時(shí)鐘樹的原理  137
  3.4.2  延遲鎖相環(huán)(DLL)的介紹  137
  3.4.3  延遲鎖相環(huán)(DLL)的原理  138
  3.4.4  庫(kù)資源的DLL說明與應(yīng)用  139
  3.4.5  總結(jié)  141
 3.5  模擬和混合信號(hào)FPGA  142
  3.5.1  通用型可編程模擬器件概述  142
  3.5.2  在系統(tǒng)可編程模擬電路(ispPAC)的構(gòu)造與工作原理  142
  3.5.3  現(xiàn)場(chǎng)可編程模擬陣列(FPAA)的構(gòu)造與工作原理  144
  3.5.4  通用型可編程模擬器件的開發(fā)  146
  3.5.5  典型應(yīng)用  147
 3.6  可用于ASIC設(shè)計(jì)的內(nèi)嵌FPGA的IP核  149
  3.6.1  概述  149
  3.6.2  VariCore EPGA的特征結(jié)構(gòu)及功能  151
  3.6.3  設(shè)計(jì)流程  154
  3.6.4  應(yīng)用方式及舉例  156
  3.6.5  小結(jié)  158
第4章  現(xiàn)場(chǎng)可編程邏輯器件的應(yīng)用設(shè)計(jì)技術(shù)  159
 4.1  VHDL硬件描述語言與編程原理  159
  4.1.1  VHDL語言的基本要素  159
  4.1.2  VHDL語言程序的基本結(jié)構(gòu)  163
  4.1.3  VHDL語言中的重要概念  169
  4.1.4  VHDL語言的主要語句形式  171
 4.2  集成化FPGA應(yīng)用設(shè)計(jì)管理平臺(tái)和設(shè)計(jì)流程  177
  4.2.1  前言  177
  4.2.2  Mentor公司FPGA Advantage集成設(shè)計(jì)和管理平臺(tái)簡(jiǎn)介  177
  4.2.3  基于FPGA Advantage工具的FPGA設(shè)計(jì)流程  182
 4.3  基于Actel FPGA數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成方法  194
  4.3.1  設(shè)計(jì)與實(shí)現(xiàn)的工具  194
  4.3.2  Actel FPGA現(xiàn)場(chǎng)集成的設(shè)計(jì)流程  195
 4.4  設(shè)計(jì)輸入方法  196
 4.5  設(shè)計(jì)綜合方法  204
 4.6  設(shè)計(jì)實(shí)現(xiàn)方法  210
  4.6.1  基本的設(shè)計(jì)實(shí)現(xiàn)過程  210
  4.6.2  設(shè)計(jì)實(shí)現(xiàn)過程  215
 4.7  功能仿真與時(shí)序仿真  236
  4.7.1  概述  236
  4.7.2  仿真工具  237
  4.7.3  ModelSim仿真過程  239
 4.8  數(shù)據(jù)下載與設(shè)計(jì)校驗(yàn)方法  252
第5章  現(xiàn)場(chǎng)可編程邏輯系統(tǒng)的設(shè)計(jì)技巧  256
 5.1  同步電路設(shè)計(jì)技巧  256
  5.1.1  同步電路與異步電路的基本概念  256
  5.1.2  FPGA現(xiàn)場(chǎng)集成中常見的問題  258
  5.1.3  同步邏輯電路設(shè)計(jì)中的基本技巧  262
 5.2  多級(jí)邏輯的設(shè)計(jì)技巧  264
  5.2.1  FPGA實(shí)現(xiàn)中的基本時(shí)延  264
  5.2.2  流水線的基本概念  265
  5.2.3  應(yīng)用流水線的設(shè)計(jì)  266
 5.3  數(shù)字系統(tǒng)設(shè)計(jì)中的可編程器件的選擇方案  267
  5.3.1  從系統(tǒng)設(shè)計(jì)角度的目標(biāo)器件選擇原則  268
  5.3.2  從器件資源角度的目標(biāo)器件選擇原則  268
  5.3.3  從器件管腳來確定方案  269
 5.4  數(shù)字系統(tǒng)設(shè)計(jì)中的低功耗設(shè)計(jì)原則  270
第6章  應(yīng)用實(shí)例設(shè)計(jì)  273
 6.1  乘法器的FPGA設(shè)計(jì)與實(shí)現(xiàn)  273
  6.1.1  乘法的基本原理  273
  6.1.2  乘法器的電路實(shí)現(xiàn)  274
 6.2  FFT的FPGA設(shè)計(jì)與實(shí)現(xiàn)  278
  6.2.1  FFT的原理  278
  6.2.2  FFT電路模型與設(shè)計(jì)  280
  6.2.3  小結(jié)  284
 6.3  有限脈沖響應(yīng)(FIR)數(shù)字濾波器的FPGA設(shè)計(jì)與實(shí)現(xiàn)  284
  6.3.1  FIR濾波器的原理  284
  6.3.2  FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)  286
  6.3.3  性能結(jié)果分析  289
 6.4  線性分析、 循環(huán)碼編碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn)  290
  6.4.1  循環(huán)碼的基本原理  290
  6.4.2  循環(huán)碼編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)  291
  6.4.3  采用FPGA實(shí)現(xiàn)循環(huán)碼特性分析  295
 6.5  線性反饋移位寄存器LFSR的FPGA設(shè)計(jì)與實(shí)現(xiàn)  296
  6.5.1  Virtex系列FPGA中的CLB結(jié)構(gòu)  296
  6.5.2  擴(kuò)頻碼的產(chǎn)生  297
  6.5.3  線性反饋移位寄存器LFSR  298
  6.5.4  實(shí)現(xiàn)方法  300
附錄A  問題與練習(xí)  302
  A.1  隨機(jī)數(shù)發(fā)生器的原理分析與設(shè)計(jì)實(shí)現(xiàn)  302
  A.2  交通燈控制器的設(shè)計(jì)與實(shí)現(xiàn)  304
  A.3  簡(jiǎn)易數(shù)字鎖的設(shè)計(jì)與實(shí)現(xiàn)  306
附錄B  現(xiàn)場(chǎng)可編程邏輯器件主流產(chǎn)品一覽  309
附錄C  SZ2002 FPGA/CPLD數(shù)字邏輯實(shí)驗(yàn)平臺(tái)  321
附錄D  國(guó)內(nèi)外常用二進(jìn)制邏輯元件圖形符號(hào)對(duì)照表  323
參考文獻(xiàn)  324