數(shù)字邏輯

第一章 數(shù)制與編碼
1.1 進(jìn)位計(jì)數(shù)制
1.1.1 十進(jìn)制數(shù)的表示
1.1.2 二進(jìn)制數(shù)的表示
1.1.3 其他進(jìn)制數(shù)的表示
1.2 數(shù)制轉(zhuǎn)換
1.2.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換
1.2.2 八進(jìn)制數(shù)、十六進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換
1.3 帶符號數(shù)的代碼表示
1.3.1 真值與機(jī)器數(shù)
1.3.2 原碼
1.3.3 反碼
1.3.4 補(bǔ)碼
1.3.5 機(jī)器數(shù)的加、減運(yùn)算
1.3.6 十進(jìn)制數(shù)的補(bǔ)數(shù)
1.4 數(shù)的定點(diǎn)表示和浮點(diǎn)表示
1.4.1 數(shù)的定點(diǎn)表示
1.4.2 數(shù)的浮點(diǎn)表示
1.5 數(shù)碼和字符的代碼表示
1.5.1 十進(jìn)制數(shù)的二進(jìn)制編碼
1.5.2 可靠性編碼
1.5.3 字符代碼
習(xí)題一
第二章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯變量
2.1.2 邏輯運(yùn)算
2.1.3 邏輯函數(shù)
2.2 邏輯代數(shù)的公理、定理及規(guī)則
2.2.1 邏輯代數(shù)的公理和基本定理
2.2.2 邏輯代數(shù)的重要規(guī)則
2.3 邏輯函數(shù)表達(dá)式的形式與轉(zhuǎn)換
2.3.1 邏輯函數(shù)的表示法
2.3.2 邏輯函數(shù)表達(dá)式的基本形式
2.3.3 邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式
2.3.4 邏輯函數(shù)表達(dá)式的轉(zhuǎn)換
2.4 邏輯函數(shù)的化簡
2.4.1 代數(shù)化簡法
2.4.2 卡諾圖化簡法
2.4.3 邏輯函數(shù)化簡中有關(guān)問題的考慮
習(xí)題二
第三章 組合邏輯電路
3.1 邏輯門電路
3.1.1 簡單邏輯門電路
3.1.2 復(fù)合邏輯門電路
3.2 邏輯函數(shù)的實(shí)現(xiàn)
3.2.1 用“與非”門實(shí)現(xiàn)邏輯函數(shù)
3.2.2 用“或非”門實(shí)現(xiàn)邏輯函數(shù)
3.2.3 用“與或非”門實(shí)現(xiàn)邏輯函數(shù)
3.2.4 用“異或”門實(shí)現(xiàn)邏輯函數(shù)
3.3 組合邏輯電路的分析
3.4 組合邏輯電路的設(shè)計(jì)
3.4.1 單輸出組合邏輯電路的設(shè)計(jì)
3.4.2 多輸出組合邏輯電路的設(shè)計(jì)
3.5 組合邏輯電路的競爭與冒險(xiǎn)
3.5.1 競爭與冒險(xiǎn)的產(chǎn)生
3.5.2 判別冒險(xiǎn)
3.5.3 消除冒險(xiǎn)
習(xí)題三
第四章 同步時(shí)序邏輯電路
4.1 同步時(shí)序邏輯電路模型
4.1.1 同步時(shí)序邏輯電路的結(jié)構(gòu)
4.1.2 同步時(shí)序邏輯電路的描述
4.2 觸發(fā)器
第五章 異步時(shí)序邏輯電路
第六章 采用中、大規(guī)模集成電路的邏輯設(shè)計(jì)
第七章 數(shù)字系統(tǒng)設(shè)計(jì)
第八章 自動(dòng)邏輯綜合
第九章 邏輯模擬與測試
第十章 邏輯器件
參考文獻(xiàn)