CPLD數(shù)字電路設(shè)計(jì)（使用MAX+Plus Ⅱ入門(mén)篇）

第一章 簡(jiǎn)介
1-1 軟件介紹
1-1-1 電路圖編輯器（Graphic Editor）
1-1-2 符號(hào)編輯器（Symbol Editor）
1-1-3 文字編輯器（Text Editor）
1-1-4 波形編輯器（Waveform Editor）
1-1-5 編譯（Compiler）
1-1-6 信息（Messages）
1-1-7 仿真（Simulator）
1-1-8 燒寫(xiě)（Programmer）
1-1-9 時(shí)間分析（Timing Analyzer）
1-1-10 引腳平面編輯器（Floorplan Editor）
1-1-11 體系顯示窗口（Hierarchy Display）
1-1-12 EPM7128S器件
1-1-13 EPF10K20器件
1-2 Maxplus II 7.21版軟件安裝
1-3 取得Maxplus II 7.21版授權(quán)碼（Authorization Codes）
1-4 Maxplus II 9.23版軟件安裝
1-5 Maxplus II 9.23版授權(quán)文件（License File）
第二章 如何使用MAX+plus II編輯器
2-1 電路圖編輯
2-1-1 內(nèi)附邏輯函數(shù)
2-1-2 編輯規(guī)則
2-1-3 電路圖編輯工具
2-1-4 電路圖編輯流程
2-1-5 符號(hào)編輯流程
2-2 文字編輯——AHDL設(shè)計(jì)
2-2-1 內(nèi)附邏輯函數(shù)
2-2-2 AHDL編輯規(guī)則
2-2-3 文字編輯工具
2-2-4 AHDL編輯流程
2-3 文字編輯——VHDL設(shè)計(jì)
2-3-1 內(nèi)附邏輯函數(shù)
2-3-2 VHDL編輯規(guī)則
2-3-3 文字編輯工具
2-3-4 VHDL編輯流程
第三章 組合邏輯電路設(shè)計(jì)范例
3-1 邏輯運(yùn)算
3-1-1 電路圖編輯邏輯運(yùn)算
3-1-2 AHDL編輯邏輯運(yùn)算
3-1-3 VHDL編輯邏輯運(yùn)算
3-1-4 仿真邏輯運(yùn)算
3-2 同位產(chǎn)生器
3-2-1 電路圖編輯同位產(chǎn)生器
3-2-2 AHDL編輯同位產(chǎn)生器
3-2-3 VHDL編輯同位產(chǎn)生器
3-2-4 仿真同位產(chǎn)生器
3-3 2對(duì)1多任務(wù)器
3-3-1 電路圖編輯2對(duì)1多任務(wù)器
3-2-2 AHDL編輯2對(duì)1多任務(wù)器
3-3-3 VHDL編輯2對(duì)1多任務(wù)器
3-3-4 仿真2對(duì)1多任務(wù)器
3-4 1對(duì)4解多任務(wù)器設(shè)計(jì)
3-4-1 電路圖編輯1對(duì)4解多任務(wù)器
3-4-2 AHDL編輯1對(duì)4解多任務(wù)器
3-4-3 VHDL編輯1對(duì)4解多任務(wù)器
3-4-4 仿真1對(duì)4解多任務(wù)器
3-5 七段譯碼器設(shè)計(jì)
3-5-1 AHDL編輯七段譯碼器
3-5-2 VHDL編輯七段譯碼器
3-6 邏輯運(yùn)算單元
3-6-1 電路圖編輯邏輯運(yùn)算單元
3-6-2 AHDL編輯邏輯運(yùn)算單元
3-6-3 VHDL編輯邏輯運(yùn)算單元
3-6-4 仿真邏輯運(yùn)算單元
3-7 三態(tài)器件（TAI）
3-7-1 電路圖編輯三態(tài)器件
3-7-2 AHDL編輯三態(tài)器件
3-7-3 VHDL編輯三態(tài)器件
3-7-4 仿真三態(tài)器件
3-8 習(xí)題
第四章 算數(shù)邏輯電路設(shè)計(jì)范例
4-1 半加器（half adder）
4-1-1 電路圖編輯半加法器
4-1-2 AHDL編輯半加法器
4-1-3 VHDL編輯半加法器
4-1-4 仿真半加法器
4-2 全加器（full adder）
4-2-1 電路圖編輯全加器
4-2-2 AHDL編輯全加器
4-2-3 VHDL編輯全加器
4-2-4 仿真全加法器
4-3 四位加法器
4-3-1 電路圖編輯四位加法器
4-3-2 VHDL編輯四位加法器
4-3-3 VHDL編輯四位加法器
4-3-4 仿真四位加法器
4-4 四位加減法器
4-4-1 電路圖編輯四位加減法器
4-4-2 AHDL編輯四位加減法器
4-4-3 VHDL編輯四位加減法器
4-4-4 仿真四位加減法器
4-5 乘法器
4-5-1 電路圖編輯乘法器
4-5-2 AHDL編輯乘法器
4-5-3 VHDL編輯乘法器
4-5-4 仿真乘法器
4-6 習(xí)題
第五章 時(shí)序邏輯電路設(shè)計(jì)范例
5-1 D觸發(fā)器
5-1-1 電路圖編輯D觸發(fā)器
5-1-2 AHDL編輯D觸發(fā)器
5-1-3 VHDL編輯D觸發(fā)器
5-1-4 仿真D觸發(fā)器
5-2 T觸發(fā)器
5-2-1 電路圖編輯T觸發(fā)器
5-2-2 AHDL編輯T觸發(fā)器
5-2-3 VHDL編輯T觸發(fā)器
5-2-4 仿真T觸發(fā)器
5-3 八位寄存器設(shè)計(jì)
5-3-1 電路圖編輯八位寄存器
5-3-2 AHDL編輯八位寄存器
5-3-3 VHDL編輯八位寄存器
5-3-4 仿真八位寄存器
5-4 狀態(tài)機(jī)
5-4-1 電路圖編輯狀態(tài)機(jī)
5-4-2 AHDL編輯狀態(tài)機(jī)
5-4-3 VHDL編輯狀態(tài)機(jī)
5-4-4 仿真狀態(tài)機(jī)
5-5 隨機(jī)存儲(chǔ)器（RAM）
5-5-1 電路圖編輯隨機(jī)存儲(chǔ)器
5-5-2 AHDL編輯隨機(jī)存儲(chǔ)器
5-5-3 VHDL編輯隨機(jī)存儲(chǔ)器
5-5-4 仿真隨機(jī)存儲(chǔ)器
5-6 習(xí)題
第六章 計(jì)數(shù)器設(shè)計(jì)范例
6-1 異步清除2位同步加計(jì)數(shù)器
6-1-1 電路圖編輯異步清除2位同步加計(jì)數(shù)器
6-1-2 AHDL編輯異步清除2位同步加計(jì)數(shù)器
6-1-3 VHDL編輯異步清除2位同步加計(jì)數(shù)器
6-1-4 仿真異步清除2位同步加計(jì)數(shù)器
6-2 可默認(rèn)的同步四位計(jì)數(shù)器
6-2-1 電路圖編輯可默認(rèn)的同步四位計(jì)數(shù)器
6-2-2 AHDL編輯可默認(rèn)的同步四位計(jì)數(shù)器
6-2-3 VHDL編輯可默認(rèn)的同步四位計(jì)數(shù)器
6-2-4 仿真可默認(rèn)的同步四位計(jì)數(shù)器
6-3 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)
6-3-1 電路圖編輯10進(jìn)制計(jì)數(shù)器
6-3-2 AHDL編輯10進(jìn)制計(jì)數(shù)器
6-3-3 VHDL編輯10進(jìn)制計(jì)數(shù)器
6-3-4 仿真10進(jìn)制計(jì)數(shù)器
6-4 具有預(yù)置功能的兩位數(shù)的十進(jìn)制計(jì)數(shù)器
6-4-1 電路圖編輯具有預(yù)置功能的兩位數(shù)的十進(jìn)制計(jì)數(shù)器
6-4-2 AHDL編輯具有預(yù)置功能的兩位數(shù)的十進(jìn)制計(jì)數(shù)器
6-4-3 VHDL編輯具有預(yù)置功能的兩位數(shù)的十進(jìn)制計(jì)數(shù)器
6-4-4 仿真具有預(yù)置功能的兩位數(shù)的十進(jìn)制計(jì)數(shù)器
6-5 異步清除6進(jìn)制計(jì)數(shù)器
6-5-1 電路圖編輯異步清除6進(jìn)制計(jì)數(shù)器
6-5-2 AHDL編輯異步清除6進(jìn)制計(jì)數(shù)器
6-5-3 VHDL編輯異步清除6進(jìn)制計(jì)數(shù)器
6-5-4 仿真異步清除6進(jìn)制計(jì)數(shù)器
6-6 分頻器
6-6-1 電路圖編輯分頻器
6-6-2 AHDL編輯分頻器
6-6-3 VHDL編輯分頻器
6-6-4 仿真分頻器
6-7 習(xí)題
第七章 移位寄存器設(shè)計(jì)范例
7-1 四位串行移位輸入并行輸出寄存器
7-1-1 電路圖編輯四位串行輸入移位并行輸出寄存器
7-1-2 AHDL編輯四位串行輸入并行輸出移位寄存器
7-1-3 VHDL編輯四位串行輸入移位并行輸出寄存器
7-1-4 仿真四位串行輸入移位并行輸出寄存器
7-2 具有控制線的串行輸入移位寄存器
7-2-1 電路圖編輯具有控制線的串行輸入移位寄存器
7-2-2 AHDL編輯具有控制線的串行輸入移位寄存器
7-2-3 VHDL編輯具有控制線的串行輸入移位寄存器
7-2-4 仿真具有擔(dān)制線的串行輸入移位寄存器
7-3 并行輸入／并串行輸出移位寄存器設(shè)計(jì)
7-3-1 電路圖編輯并行輸入／并串行輸出移位寄存器
7-3-2 AHDL編輯并行輸入／并串行輸出移位寄存器
7-3-3 VHDL編輯并行輸入／并串行輸出移位寄存器
7-3-4 仿真并行輸入／并串行輸出移位寄存器
7-4 異步清除3位并行輸入／并串行輸出移位寄存器
7-4-1 電路圖編輯異步清除3位并行輸入／并串行輸出移位寄存器
7-4-2 AHDL編輯異步清除3位并行輸入／并串行輸出移位寄存器
7-4-3 VHDL編輯異步清除3位并行輸入／并串行輸出移位寄存器
7-4-4 仿真異步清除3位并行輸入／并串行輸出移位寄存器
7-5 習(xí)題
第八章 綜合應(yīng)用
8-1 數(shù)字鐘設(shè)計(jì)
8-1-1 60進(jìn)制計(jì)數(shù)器
8-1-2 12進(jìn)制計(jì)數(shù)器
8-1-3 數(shù)字鐘
8-1-4 仿真數(shù)字鐘
8-2 并列乘法器
8-2-1 2位加法器
8-2-2 乘積寄存器
8-2-3 脈沖產(chǎn)生器
8-2-4 并列乘法器控制器
8-2-5 并列乘法器
8-2-6 仿真并列乘法器
8-3 習(xí)題
第九章 器件燒寫(xiě)
9-1 實(shí)驗(yàn)板介紹
9-2 實(shí)驗(yàn)范例
9-2-1 七段譯碼器程序燒寫(xiě)
9-2-2 60進(jìn)制計(jì)數(shù)器接七段譯碼器程序燒寫(xiě)
9-3 習(xí)題
附錄A MAX+plus II所附的舊式函數(shù)
附錄B MAX+plus II所附的參數(shù)式函數(shù)
附錄C 本書(shū)范例函數(shù)